特許
J-GLOBAL ID：200903047618819070
スイッチング電源回路
発明者：
出願人/特許権者：
代理人 (1件)：
宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願2002-020019
公開番号（公開出願番号）：特開2003-224968
出願日： 2002年01月29日
公開日（公表日）： 2003年08月08日
要約：
【要約】【課題】 誘導性負荷の短絡もしくは過負荷時にスイッチング素子が劣化したり破壊したりすることから保護することができるスイッチング電源回路の提供を行う。【解決手段】 スイッチング素子M1に流れる負荷電流の大きさを、スイッチング素子M1のオン抵抗による電圧降下にて検出する差動増幅器1で検出し、この差動増幅器1の出力でラッチ回路2をセットし、制御信号発生回路5の出力でラッチ回路2をリセットし、ラッチ回路2の出力に応じて定電流源7,8とからの電流供給を切り替えてタイマ時間設定用の静電容量11を充放電する。そして、静電容量11の充電電圧をコンパレータ3で検出し、その出力でラッチ回路4をセットする。そして、スイッチング素子M1を制御する制御信号発生回路5の出力信号をラッチ回路2,4の出力で禁止する。
請求項（抜粋）：
直流電源と、前記直流電源から電力が供給される誘導性負荷回路と、前記直流電源から前記誘導性負荷回路に供給される電力を断続させる第1のスイッチング素子と、前記第1のスイッチング素子を周期的に導通させる制御信号を発生する制御信号発生回路と、前記第1のスイッチング素子に流れる負荷電流が所定の電流値を超えたときに過負荷検出信号を発生する過負荷検出回路と、前記過負荷検出信号によってセットされ前記制御信号の立ち上がりに応答してリセットされる第1のラッチ回路と、前記第1のラッチ回路がセットされている期間中に計時動作を行い、所定の計時時間が経過したときにタイムアップ信号を発生するタイマ回路と、前記タイマ回路のタイムアップ信号に応答してセットされる第2のラッチ回路と、前記制御信号と前記第1および第2のラッチ回路の出力信号とを入力として、通常は前記制御信号に応じて前記スイッチング素子を導通させ、前記第1および第2のラッチ回路の少なくとも一方がセットされたときに前記スイッチング素子を前記制御信号にかかわらず遮断させる出力ドライブ回路とを備えたスイッチング電源回路。
Fターム (16件)：
5H730AA20
, 5H730BB13
, 5H730BB57
, 5H730DD04
, 5H730FD01
, 5H730FG05
, 5H730XX03
, 5H730XX15
, 5H730XX16
, 5H730XX23
, 5H730XX26
, 5H730XX33
, 5H730XX40
, 5H730XX43
, 5H730XX45
, 5H730XX47
