半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：國分孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-095537
公開番号（公開出願番号）：特開平6-291266
出願日： 1993年03月30日
公開日（公表日）： 1994年10月18日
要約：

【要約】【目的】ゲート電極中に所望の不純物の導入と活性化を十分に行い、かつ、浅い接合のソース/ドレインを有する微細なデュアルゲートCMOSを製造する。【構成】基板1にウエル領域2、3、素子分離領域4、ゲート絶縁膜5を形成した後に、ポリシリコンを堆積させパターニングしてゲート電極6a、6bを形成する。第1のレジスト7aを塗布してエッチバックし、第2のレジスト8aによりゲート電極6aを選択し、n+ のイオン注入9aにより、ゲート電極6a中にのみ不純物導入を行う。また、第1のレジスト7aと第2のレジスト8aを除去した後、第1のレジスト7b、第2のレジスト8bによりゲート電極6bを選択し、p+ のイオン注入9bにより、ゲート電極6b中にのみ不純物導入を行う。ゲート電極6a、6bに導入された不純物の熱活性化を行った後、浅い接合のソース/ドレインの形成を行う。

請求項（抜粋）：

デュアルゲート型の半導体装置の製造方法であって、半導体基板上に成膜された絶縁膜上に2つのゲート電極をパターニングする工程と、この2つのゲート電極のうち、一方の電極に一導電型の不純物をイオン注入する工程と、他方の電極に反導電型の不純物をイオン注入する工程と、前記両電極の不純物の拡散と活性化を行うために熱処理する工程とを具備することを特徴とする半導体装置の製造方法。

前のページに戻る