位相同期回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-170392
公開番号（公開出願番号）：特開平11-017669
出願日： 1997年06月26日
公開日（公表日）： 1999年01月22日
要約：

【要約】【課題】クロックおよびこのクロックに同期した信号群が二重化され、この二重化された系を随時選択するための系切替装置を有する通信システムで、小型軽量,低消費電力,簡易回路構成で冗長構成のクロックの系切替時の位相同期を簡単に矯正する。【解決手段】位相同期回路6をPLL4とメモリ5とで構成する。PLL4は、瞬間的に伸び縮みするクロック7が入力されたときに出力クロックをできるだけ緩やかに同期させるよう出力クロック8の周波数範囲を狭く且つ入力周波数の引込時間を長く設定する。信号読み込み時には系切替装置3が出力するクロックタイミングで系切替装置3の出力する信号を読み込み且つ信号読み出し時にはこの読み込まれた信号を系切替装置3が出力するクロックをPLL4に入力し同期させた出力クロック8によって読み出すためのメモリ5とを備える。

請求項（抜粋）：

クロックおよびこのクロックに同期した信号群が二重化され、この二重化された系を随時選択するための系切替装置を有する通信システムにおいて、瞬間的に伸び縮みするクロックが入力されたときに出力クロックをできるだけ緩やかに同期させるよう出力クロックの周波数範囲を狭く且つ入力周波数の引込時間を長く設定したPLLと、信号読み込み時には前記系切替装置が出力するクロックタイミングで前記系切替装置の出力する信号を読み込み且つ信号読み出し時にはこの読み込まれた信号を前記系切替装置が出力するクロックを前記PLLに入力し同期させたPLL出力クロックによって読み出すためのメモリとを備えることを特徴とする位相同期回路。

IPC (5件)：

H04L 7/033 , G06F 1/04 303 , H03L 7/00 , H04L 1/22 , H04L 7/00

FI (5件)：

H04L 7/02 B , G06F 1/04 303 A , H03L 7/00 C , H04L 1/22 , H04L 7/00 Z

引用特許：

審査官引用 (3件)

特開平4-049730
特開平4-208733
特開平4-127631

前のページに戻る