特許

J-GLOBAL ID：200903047632489392

半導体装置およびその製造方法

発明者： 阿部 雄次 ,  山川 聡 ,  古川 彰彦
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-025860
公開番号（公開出願番号）：特開平11-074506
出願日： 1998年02月06日
公開日（公表日）： 1999年03月16日
要約：

【要約】【課題】 電界効果型トランジスタにおいて、パンチスルー耐性を備え、かつ、接合リーク電流や接合容量の増大を防止することが可能な半導体装置およびその製造方法を提供する。【解決手段】 電界効果型トランジスタを備える半導体装置において、n型のソース・ドレイン領域12a、12bのそれぞれとチャネル領域22との界面下方近傍の領域にのみ、p型の不純物領域11a、11bが形成されている。

請求項（抜粋）：

電界効果型トランジスタを含む半導体装置であって、主表面を有する第1導電型の不純物を含む半導体基板と、前記半導体基板の主表面に、所定幅のチャネル領域を挟んで形成された第2導電型の1対のソース・ドレイン領域と、前記チャネル領域上に、ゲート絶縁膜を介在させて形成されたゲート電極部と、前記チャネル領域と前記ソース・ドレイン領域のそれぞれとの界面の下方近傍の前記半導体基板の領域にのみ形成された、前記半導体基板よりも高い不純物濃度を有する第1導電型の1対の第1不純物領域とを備えた、半導体装置。