特許

J-GLOBAL ID：200903047633971970

半導体装置の製造方法および露光用マスク

発明者： 上澤 史且
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2000-240563
公開番号（公開出願番号）：特開2002-057084
出願日： 2000年08月09日
公開日（公表日）： 2002年02月22日
要約：

【要約】【課題】 レジストを軟化させるリフローを用いてホールパターンをシュリンクさせる製造方法において、ホールパターン配置に依存することなく、所望の形状、大きさにホールパターンを形成することを課題とする。【解決手段】 露光および現像によってレジスト膜11にホールパターン12を形成する工程と、熱処理によってホールパターン12のホール寸法よりも小さい寸法のホールパターンを形成する工程とを備えた半導体装置の製造方法において、ホールパターン12を形成するのと同時にそのホールパターン12の周辺にダミーパターン13を形成する。

請求項（抜粋）：

露光および現像によってレジスト膜にホールパターンを形成する工程と、熱処理によって前記ホールパターンのホール寸法よりも小さい寸法のホールパターンを形成する工程とを備えた半導体装置の製造方法において、前記ホールパターンを形成するのと同時に前記ホールパターンの周辺にダミーパターンを形成することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/027 ,  G03F 1/08 ,  G03F 7/20 521 ,  G03F 7/40 501

FI (4件)：

G03F 1/08 A ,  G03F 7/20 521 ,  G03F 7/40 501 ,  H01L 21/30 570

Fターム (14件)：

2H095BB01 ,  2H095BB02 ,  2H095BB31 ,  2H095BB36 ,  2H095BB37 ,  2H096AA25 ,  2H096EA30 ,  2H096HA01 ,  2H096HA05 ,  5F046AA25 ,  5F046BA03 ,  5F046CA04 ,  5F046CB17 ,  5F046LA18