半導体装置の製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (3件)：岩橋文雄 , 坂口智康 , 内藤浩樹
公報種別：公開公報
出願番号（国際出願番号）：特願2003-354850
公開番号（公開出願番号）：特開2005-123301
出願日： 2003年10月15日
公開日（公表日）： 2005年05月12日
要約：

【課題】ゲート電極とソース/ドレイン部との間のショートを抑制し、かつpn接合リークを低減した高信頼性の高融点金属シリサイド層を有する半導体装置の製造方法を提供する。【解決手段】N型拡散層108と、前記P型拡散層109と、N型ゲート電極106と、P型ゲート電極105との上部に高抵抗のCo2Siシリサイド領域121を形成した後、Siイオン131を注入し、続いて600°Cから850°Cの温度範囲で5から90秒間熱処理する。これにより、CoSi2化シリサイド反応における基板シリコン原子の消費を抑制し、かつ金属シリサイド層の異常成長を抑制することができるためpn接合リークを低減することができる。【選択図】図1

請求項（抜粋）：

半導体基板上に、ゲート電極と、不純物拡散領域と、前記ゲート電極の側壁に側壁スペーサ層と、を形成する工程と、前記半導体基板上に高融点金属薄膜を形成する工程と、前記半導体基板に第1の熱処理を施すことによって、前記ゲート電極および前記不純物拡散領域の中に、第1の高融点金属シリサイド層を形成する工程と、前記高融点金属薄膜の未反応部分を除去する工程と、前記半導体基板に原子を導入する工程と、前記半導体基板に第2の熱処理を施すことによって、前記第1の高融点金属シリサイド膜を第2の高融点金属シリサイド膜に変化させる工程と、を備えていることを特徴とする半導体装置の製造方法。

IPC (8件)：

H01L21/28 , H01L21/265 , H01L21/336 , H01L21/8238 , H01L27/092 , H01L29/423 , H01L29/49 , H01L29/78

FI (5件)：

H01L21/28 301S , H01L29/58 G , H01L29/78 301P , H01L27/08 321F , H01L21/265 Q

Fターム (81件)：

4M104AA01 , 4M104BB01 , 4M104BB20 , 4M104BB21 , 4M104BB24 , 4M104BB25 , 4M104BB26 , 4M104BB27 , 4M104BB28 , 4M104BB40 , 4M104CC01 , 4M104DD04 , 4M104DD16 , 4M104DD22 , 4M104DD79 , 4M104DD80 , 4M104DD81 , 4M104DD84 , 4M104FF14 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104HH20 , 5F048AC03 , 5F048BA01 , 5F048BB06 , 5F048BB07 , 5F048BB08 , 5F048BB12 , 5F048BC06 , 5F048BE03 , 5F048BF02 , 5F048BF06 , 5F048BF07 , 5F048BF16 , 5F048BG13 , 5F048BH07 , 5F048DA04 , 5F048DA09 , 5F048DA25 , 5F048DA27 , 5F140AA10 , 5F140AA14 , 5F140AA24 , 5F140AB03 , 5F140BA01 , 5F140BF04 , 5F140BF11 , 5F140BF18 , 5F140BG08 , 5F140BG12 , 5F140BG14 , 5F140BG32 , 5F140BG37 , 5F140BG44 , 5F140BG45 , 5F140BH15 , 5F140BH21 , 5F140BH22 , 5F140BJ08 , 5F140BJ11 , 5F140BJ17 , 5F140BJ25 , 5F140BJ27 , 5F140BK02 , 5F140BK21 , 5F140BK24 , 5F140BK29 , 5F140BK34 , 5F140BK37 , 5F140BK38 , 5F140BK39 , 5F140CA03 , 5F140CB02 , 5F140CB04 , 5F140CB08 , 5F140CC03 , 5F140CC13 , 5F140CE11 , 5F140CF04 , 5F140CF07

引用特許：

出願人引用 (1件)

米国特許6165903号明細書

前のページに戻る