メモリ制御装置

発明者： ,
出願人/特許権者：
代理人 (1件)：小川勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平11-036803
公開番号（公開出願番号）：特開2000-235789
出願日： 1999年02月16日
公開日（公表日）： 2000年08月29日
要約：

【要約】【課題】メモリのリフレッシュを行う際に一定時間内にアクセスされたアドレスを除外することにより、過剰なリフレッシュによる無駄な電力の消費とバンド幅の低下を防ぐこと。【解決手段】メモリ制御回路1はDRAMに規定されたリフレッシュ周期よりも短い周期をカウントするリフレッシュカウンタ4と一定時間内にアクセスされたアドレス記憶するアドレス記憶装置5を有し、そのアドレスを除外してリフレッシュを行う。

請求項（抜粋）：

メモリに対するデータ入出力制御を行うメモリ制御装置において、メモリに規定されたリフレッシュ周期よりも短い周期をカウントするリフレッシュカウンタと、リフレッシュアドレスを生成するアドレス生成回路と、データ入出力が行われたアドレスを記憶するアドレス記憶回路とを有し、一定時間内にデータ入出力が行われたアドレスを除外してリフレッシュを行うことを特徴とするメモリ制御装置。

Fターム (6件)：

5B024AA01 , 5B024AA09 , 5B024BA21 , 5B024BA29 , 5B024DA10 , 5B024DA14

前のページに戻る