半導体基板のエツチング方法及びこの方法により製造される半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-186559
公開番号（公開出願番号）：特開平5-036648
出願日： 1991年07月25日
公開日（公表日）： 1993年02月12日
要約：

【要約】【目的】本発明は、各半導体素子間の溝を微細化して形成できる半導体基板のエッチング方法及びこの方法により製造される半導体装置を得ることである。【構成】電極(2) へのエッチング処理及びスパッタ処理に対する防止材(3) を半導体基板(1) 表面に対して塗布し、次に防止材(3) の表面上にレジスト(4) を塗布して露光現像処理を行い、この露光現像処理された半導体基板(1) に対して金属膜(5) を形成し、次にレジスト(4) を剥離して防止材(3) に対するドライエッチング、次に半導体基板(1) に対するドライエッチングを行い、そして、このドライエッチングの次に防止材(3) 及び金属膜(5) の剥離を行う。かくして、各半導体素子(11)の間に微細な溝(6) を有する半導体装置(10)が製造される。

請求項（抜粋）：

表面に電極を形成した少なくともGaAsの化合物半導体基板のエッチング方法において、前記電極へのエッチング処理及びスパッタ処理に対する防止材を前記半導体基板表面に対して塗布する塗布工程と、この塗布工程の次に前記防止材の表面上にレジストを塗布して露光現像処理を行う露光現像工程と、この露光現像処理された前記半導体基板に対して金属膜を形成する金属膜形成工程と、この金属膜形成工程の次に前記レジストを剥離して前記防止材に対するドライエッチングを行い、次に前記半導体基板に対するドライエッチングを行うエッチング工程と、このエッチング工程の次に前記防止材及び前記金属膜の剥離を行うレジスト除去工程と有することを特徴とする半導体基板のエッチング方法。

前のページに戻る