特許
J-GLOBAL ID:200903047659672148
レジスト塗布装置およびレジスト塗布方法
発明者:
,
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
佐藤 一雄 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-093722
公開番号(公開出願番号):特開2000-288455
出願日: 1999年03月31日
公開日(公表日): 2000年10月17日
要約:
【要約】【課題】 後工程で異なる解像度の露光系により異なるデザインルールの素子パターンを形成する際の工程全体としてのスループットと歩留まりの向上を図る。【解決手段】 画素等が形成される第1の領域4とそれぞれが狭面積で複数の微細な周辺回路等が形成される第2の領域5の各々の位置データを記憶する位置データ記憶部2と、記憶部2に記憶された第1の領域4の位置データに基づいて基板10上に第1のレジスト薄膜40を所定の条件で塗布する第1のレジスト塗布部6と、記憶部2に記憶された第2の領域5の位置データに基づいて基板10上に第2のレジスト薄膜50をレジスト薄膜40とは異なる条件で塗布する第2のレジスト塗布部7と、レジスト塗布部6と7に対して第1の領域4と第2の領域5のそれぞれの位置データを出力してそれぞれの領域を異なる条件で塗り分けるように制御するレジスト制御部8を備える。
請求項(抜粋):
第1の密度で基板上に形成される第1の領域および前記第1の密度とは異なる第2の密度のパターンが形成される第2の領域の位置データをそれぞれ記憶する位置データ記憶部と、前記位置データ記憶部に記憶された前記第1の領域の位置データに基づいて前記基板上に前記第1の領域用の第1のレジスト薄膜を所定の条件で塗布する第1のレジスト塗布部と、前記位置データ記憶部に記憶された前記第2の領域の位置データに基づいて前記基板上に前記第2の領域用の第2のレジスト薄膜を前記第1のレジスト薄膜とは異なる条件で塗布する第2のレジスト塗布部と、前記第1のレジスト塗布部と第2のレジスト塗布部に対して、前記第1の領域と前記第2の領域のそれぞれの位置データを出力してそれぞれの領域を異なる条件で塗り分けるように制御するレジスト塗布制御部と、を備えることを特徴とするレジスト塗布装置。
IPC (5件):
B05C 9/06
, B05C 11/08
, B05D 1/36
, B05D 1/40
, G03F 7/16 501
FI (5件):
B05C 9/06
, B05C 11/08
, B05D 1/36 Z
, B05D 1/40 A
, G03F 7/16 501
Fターム (23件):
2H025AA00
, 2H025AB16
, 2H025AB17
, 2H025EA05
, 4D075AA04
, 4D075AC06
, 4D075AC41
, 4D075AC64
, 4D075AC86
, 4D075AC88
, 4D075AC93
, 4D075AC94
, 4D075AC96
, 4D075CA48
, 4D075DA08
, 4D075DB14
, 4D075DC22
, 4D075EA45
, 4F042AA07
, 4F042BA08
, 4F042DH09
, 4F042EB29
, 4F042ED03
引用特許: