特許
J-GLOBAL ID：200903047682456576
半導体装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-248191
公開番号（公開出願番号）：特開平6-216380
出願日： 1993年10月04日
公開日（公表日）： 1994年08月05日
要約：
【要約】【目的】 電界効果型トランジスタ(FET)を有する半導体装置において、素子の微細化に伴うドレイン耐圧の低下を防止する。【構成】 半導体基板10の上にFETと素子分離11とを設け、素子分離11の下方にチャネルストップ領域13aを設ける。FETのソース領域15又はドレイン領域16のうち少なくとも高電圧が印加される領域とチャネルストップ領域13aとを離れた構造とし、両者の間に閾値制御用不純物がドープされた第1緩衝領域24を設ける。また、ゲート電極の下方で素子分離と隣接する領域は、閾値制御用不純物がドープされた第2緩衝領域25とする。第1緩衝領域24によって、素子が微細化されたときには、チャネルストップ領域13aの濃度を濃くして素子分離機能を維持しながら、良好なドレイン耐圧を確保し、第2緩衝領域25によって、ドレイン-ソース間のリーク電流の発生を防止する。
請求項（抜粋）：
第1導電型不純物がドープされた半導体基板の素子形成領域内に電界効果型トランジスタを搭載した半導体装置であって、上記半導体基板の上に形成された上記電界効果型トランジスタのゲート電極と、半導体基板内の上記ゲート電極の下方の両側となる領域に、上記第1導電型不純物とは逆導電型の第2導電型不純物がドープされてなる電界効果型トランジスタのソース領域及びドレイン領域と、上記素子形成領域の周囲の半導体基板上に形成され、素子形成領域を他の領域から分離させる素子分離と、半導体基板内の上記素子分離の下方に形成され、第1導電型不純物がドープされたチャネルストップ領域と、半導体基板内の上記ドレイン領域及びソース領域のうち少なくとも高電圧が印加される領域と上記チャネルストップ領域との間に形成され、第1導電型又は第2導電型不純物が閾値制御用の濃度でドープされた第1緩衝領域と、半導体基板内の上記ゲート電極の下方で、かつ素子分離に隣接する領域に形成され、第1導電型又は第2導電型不純物が閾値制御用の濃度でドープされた第2緩衝領域とを備えたことを特徴とする半導体装置。
IPC (3件)：
H01L 29/784
, H01L 21/76
, H01L 27/092
H01L 29/78 301 R
, H01L 27/08 321 C
