特許

J-GLOBAL ID：200903047683227015

半導体装置

発明者： 小野沢 勇一
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2002-001784
公開番号（公開出願番号）：特開2003-204066
出願日： 2002年01月08日
公開日（公表日）： 2003年07月18日
要約：

【要約】【課題】 トレンチゲート型半導体装置において、キャリアの蓄積効果を損なうことなく、ゲート-コレクタ間容量を小さくし、かつコレクタ-エミッタ間の逆方向阻止電圧を高くすること。【解決手段】 トレンチゲート構造を有する半導体装置において、ドリフト層の表面層に選択的にチャネル領域とキャリア蓄積領域22を形成し、チャネル領域とキャリア蓄積領域22とをトレンチ23,24により仕切る。そのトレンチ23,24の一部に、ホールが抜けない程度の切れ目27を設け、その切れ目27を介して、キャリア蓄積領域22をエミッタ電極に電気的に接続する。

請求項（抜粋）：

第1導電型の第1の半導体領域と、前記第1の半導体領域の表面部分に選択的に形成された第2導電型の第2の半導体領域と、前記第1の半導体領域の表面部分に選択的に形成された第2導電型の第3の半導体領域と、前記第2の半導体領域の表面部分に選択的に形成された第1導電型の第4の半導体領域と、前記第1の半導体領域の裏面に形成された第2導電型の第5の半導体領域と、前記第4の半導体領域の表面から前記第2の半導体領域を貫通して前記第1の半導体領域に達し、かつ前記第2の半導体領域と前記第3の半導体領域とを仕切る第1のトレンチと、前記第1のトレンチ内に絶縁膜を介して設けられた第1の電極と、基板表面から前記第1の半導体領域に達し、かつ前記第1のトレンチとともに前記第3の半導体領域を囲む第2のトレンチと、前記第2のトレンチに設けられた、キャリアの通過が妨げられる程度の切れ目と、前記第2の半導体領域および前記第4の半導体領域に共通に接触した第2の電極と、前記第5の半導体領域に接触した第3の電極と、を具備し、前記第3の半導体領域は前記切れ目を介して前記第2の電極に電気的に接続されることを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 655 ,  H01L 29/78 653

FI (3件)：

H01L 29/78 655 A ,  H01L 29/78 653 A ,  H01L 29/78 655 G