特許

J-GLOBAL ID：200903047683652530

薄膜トランジスタの形成方法

発明者： 小杉 清久 ,  市村 照彦 ,  佐藤 精威 ,  渡部 純一 ,  代木 育夫 ,  星野 淳之 ,  松本 友孝
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平4-036357
公開番号（公開出願番号）：特開平5-235035
出願日： 1992年02月24日
公開日（公表日）： 1993年09月10日
要約：

【要約】【目的】本発明は、アクディブマトリクス駆動方式による液晶表示パネル等に適用される薄膜トランジスタの形成方法に関し、ゲート絶縁膜を形成する際の温度設定が容易で、しかも、動作半導体層を形成する際のスループットを向上することを目的とする。【構成】ゲート絶縁膜を原子層エピタキシー法により形成する場合に、温度を段階的に又は連続して上下させて低ストレス、高誘電率、高密度の膜を得る一方、ゲート絶縁膜の上に形成する動作半導体層を原子層エピタキシー法により形成することを含み構成する。

請求項（抜粋）：

二元系材料を構成する各原子を別々に含む2つの雰囲気に透明基板(1)を交互に曝す原子層エピタキシー法により、成膜温度を段階的に変えて、透明基板(1)の上にゲート絶縁膜(3)を形成する工程と、前記ゲート絶縁膜(3)の上に動作半導体層(4)を形成することを特徴とする薄膜トランジスタの形成方法。

IPC (5件)：

H01L 21/336 ,  H01L 29/784 ,  G02F 1/136 500 ,  H01L 21/20 ,  H01L 27/12

FI (3件)：

H01L 29/78 311 Y ,  H01L 29/78 311 A ,  H01L 29/78 311 G