特許

J-GLOBAL ID：200903047777640773

ICの実装構造

発明者： 兼山 文泰
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 清水 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-172267
公開番号（公開出願番号）：特開平10-022321
出願日： 1996年07月02日
公開日（公表日）： 1998年01月23日
要約：

【要約】【課題】 実装面積の縮小と、ワイヤによるインダクタンスの低減により、高速信号特性劣化を抑制することができるICの実装構造を提供する。【解決手段】 配線基板11上に向かい合うベアチップIC12-1,12-2を搭載して、これらのベアチップIC12-1,12-2間にワイヤボンディング用パッド13-1,13-2が配置されるICの実装構造において、前記ワイヤボンディング用パッド13-1,13-2の形状を二等辺三角形となし、このワイヤボンディング用パッド13-1,13-2を順次180°回転してY方向に交互に配列し、配線基板11のX及びY方向の寸法を縮小可能に配置する。

請求項（抜粋）：

配線基板上に向かい合うベアチップICを搭載して、該ベアチップIC間にワイヤボンディング用パッドが配置されるICの実装構造において、前記ワイヤボンディング用パッドをワイヤボンディング側が狭く、ビア側が広い面積を有する形状とし、該ワイヤボンディング用パッドを順次180°回転してY方向に交互に配列し、前記配線基板のX及びY方向の寸法を縮小可能に配置してなるICの実装構造。

IPC (3件)：

H01L 21/60 301 ,  H01L 21/60 ,  H01L 23/12 301

FI (3件)：

H01L 21/60 301 N ,  H01L 21/60 301 A ,  H01L 23/12 301 L