特許
J-GLOBAL ID:200903047821289531
受信回路
発明者:
出願人/特許権者:
代理人 (1件):
大西 健治
公報種別:公開公報
出願番号(国際出願番号):特願平11-309026
公開番号(公開出願番号):特開2001-127728
出願日: 1999年10月29日
公開日(公表日): 2001年05月11日
要約:
【要約】【目的】 ビット誤り率特性の測定をより正確に実行できる受信回路を提供することを目的とする。【解決手段】 先に受信した、連続した疑似ランダムパターンの一部を有するバースト信号から同期パターンを検出したことを指示する指示信号DET1に応じて計数値がリセット可能なカウンタとして動作するパルス発生回路201を設けて、パルス発生回路201は、続いて受信する疑似ランダムパターンの連続した一部を有するバースト信号の同期パターンが検出されるべきタイミングまで計数すると、指示信号DET1と同様なカウントアップ信号COを出力するようにした。
請求項(抜粋):
受信信号を復調し、復調された復調データから同期パターンを検出することにより、該検出された同期パターンに応答して、前記復調データに含まれる所望のデータの格納及び出力を制御する受信回路において、前記受信信号を復調し、前記復調データを出力する復調回路と、前記復調データに含まれる同期パターンを検出し、検出結果を指示する指示信号を出力する検出回路と、前記指示信号を受信し、該指示信号を受信してから所定時間経過毎にパルス信号を出力可能なパルス発生回路と、前記指示信号と前記パルス信号との少なくともいずれか一方に応じた制御信号を出力する制御回路と、前記制御信号に応答して、前記復調データに含まれる所望のデータを格納及び出力するためのクロック信号を発生するクロック発生回路と、を有することを特徴とする受信回路。
IPC (4件):
H04J 3/06
, H04B 17/00
, H04J 3/00
, H04L 7/08
FI (4件):
H04J 3/06 A
, H04B 17/00 M
, H04J 3/00 H
, H04L 7/08 A
Fターム (32件):
5K028AA14
, 5K028BB04
, 5K028HH00
, 5K028MM05
, 5K028MM09
, 5K028MM17
, 5K028NN05
, 5K028PP12
, 5K042AA06
, 5K042BA01
, 5K042BA05
, 5K042CA02
, 5K042CA13
, 5K042DA27
, 5K042EA01
, 5K042EA06
, 5K042FA11
, 5K042GA01
, 5K042GA11
, 5K042JA01
, 5K042LA01
, 5K042LA11
, 5K042MA01
, 5K047AA11
, 5K047BB01
, 5K047CC06
, 5K047GG02
, 5K047HH12
, 5K047HH43
, 5K047JJ02
, 5K047KK01
, 5K047MM56
前のページに戻る