特許

J-GLOBAL ID：200903047862836156

半導体装置及びその製造方法

発明者： 志賀 俊彦
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-102353
公開番号（公開出願番号）：特開平8-298267
出願日： 1995年04月26日
公開日（公表日）： 1996年11月12日
要約：

【要約】【目的】 半導体化合物からなる活性層上にショットキーゲート電極を具備する半導体装置において、上記ショットキーゲート電極のゲート抵抗が低抵抗で、かつ、内部応力の小さく剥離が発生しない半導体装置を提供する。【構成】 本発明の半導体装置は、n-GaAsからなる活性層2上に、順次、導電性のWSi0.3層4とW層5とを交互に3層以上積層した多層膜からなるショットキーバリアゲート電極3を備えた構成である。

請求項（抜粋）：

化合物半導体からなる活性層上に、順次、高融点金属M1を含む導電性の高融点金属化合物層と高融点金属M2層とを交互に3層以上積層した多層膜からなるショットキーバリアゲート電極を備えたことを特徴とする半導体装置。

IPC (5件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/28 301 ,  H01L 21/28 ,  H01L 29/872

FI (5件)：

H01L 29/80 F ,  H01L 21/28 301 R ,  H01L 21/28 301 T ,  H01L 29/48 M ,  H01L 29/80 M