特許
J-GLOBAL ID：200903047864549235
デバッグ装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-102552
公開番号（公開出願番号）：特開平6-314213
出願日： 1993年04月28日
公開日（公表日）： 1994年11月08日
要約：
【要約】【目的】キャッシュメモリを内蔵するマイクロプロセッサに対するデバッグ装置において、特定番地でマイクロプロセッサが読み込む命令をブレーク命令にすり替えることでブレーク機能を実現し、フォアグランドモニタを使用せずバックグランドモニタのみを使用することにより、ユーザが使用するメモリ空間に制限を与えずプログラムの実行にリアルタイム性のあるプログラムデバッグができることを目的とする。【構成】キャッシュメモリを内蔵するマイクロプロセッサ101に、キャッシュメモリをクリアすることを指示する入力端子CHECLR113とブレーク命令が実行されたことを示す出力端子TRPAK112を備える。更に、マイクロプロセッサ101のデータバスには命令すり替え回路103が接続され、アドレスバスはTRPAK112と共に使用してバックグランドモニタをアクセスするよう構成される。キャッシュメモリのクリアはバックグランドモニタの開始時と終了時に実行する。
請求項（抜粋）：
キャッシュメモリを内蔵するマイクロプロセッサのデバッグ装置において、前記マイクロプロセッサは、内蔵するキャッシュメモリの消去機能と、マイクロプロセッサ外部から前記キャッシュメモリの消去を指示するキャッシュクリア端子と、特定の分岐命令を実行したことをマイクロプロセッサ外部に通知するブレークアクノリッジ端子を有し、マイクロプロセッサのメモリアクセスをトレースし、特定番地でマイクロプロセッサが読み込む命令を前記分岐命令にすり替える命令すり替え回路と、マイクロプロセッサに対してユーザ空間とは別のデバッグ装置特有のメモリ空間を供給するバックグランドモニタ部を有し、命令をすり替えた後で前記ブレークアクノリッジ端子がアクティブとなった後はバックグランドモニタ部のプログラムを実行し、バックグランドモニタ部のプログラムの開始時と終了時に前記マイクロプロセッサのキャッシュクリア端子を介して、キャッシュメモリの消去を指示することを特長とするデバッグ装置。
IPC (2件)：
G06F 11/28
, G06F 11/28 315
