特許
J-GLOBAL ID：200903047913742577
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
曾我 道照 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-050714
公開番号（公開出願番号）：特開平7-262796
出願日： 1994年03月22日
公開日（公表日）： 1995年10月13日
要約：
【要約】【目的】 プロセス欠陥等の特殊な不良を短時間で排除できるようなテストモード機能を有する半導体記憶装置を得る。【構成】 マトリックス状に配列された複数のメモリセル5と、メモリセル5に対してデータの入出力を行うためのビット線7と、メモリセル5を選択するためのワード線6とを備え、テストモード時メモリセル5を構成するMOSトランジスタ51のオン特性を変化させるテストモード制御信号発生回路10と昇圧回路2Aとを設ける。【効果】 プロセス欠陥等の特殊な不良を排除するための多種の条件のテストを実施する際のテスト時間を大幅に短縮することができ、また製品の信頼性を向上できる。
請求項（抜粋）：
マトリックス状に配列された複数のメモリセルと、該メモリセルに対してデータの入出力を行うためのビット線と、上記メモリセルを選択するためのワード線とを備えた半導体記憶装置において、テストモード時上記メモリセルを構成するMOSトランジスタのオン特性を変化させる手段を備えたことを特徴とする半導体記憶装置。
IPC (2件)：
G11C 29/00 303
, G11C 11/401
