メモリ制御装置、及びメモリ制御方法

発明者：
出願人/特許権者：
代理人 (1件)：大胡典夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-122163
公開番号（公開出願番号）：特開平10-312338
出願日： 1997年05月13日
公開日（公表日）： 1998年11月24日
要約：

【要約】【課題】 CPUがアクセスする主記憶(物理メモリ)へのデータの読み込み書き込みの制御を行うメモリ制御装置において、上記メモリ制御装置を備えたコンピュータに障害が発生した時、障害からの回復を図ることが可能なメモリ制御装置及びメモリ制御方法を提供すること。【解決手段】仮想アドレス2から物理アドレス2にアドレス変換する際に、ページテーブルウォーク処理40により、プライマリ、シャドウの二つの物理アドレス2を生成し物理メモリに書き込むデータを二重化して、障害発生時に、有効なデータが残っている方を使用することで障害からの回復を図ることが可能となる。

請求項（抜粋）：

CPUとこのCPUが制御する物理メモリと上記CPUの指示により仮想アドレスを物理アドレスに変換し上記物理メモリへの読み書きを行うアドレス変換装置とを備えたメモリ制御装置において、上記アドレス変換装置は、上記CPUが指定する仮想アドレスを物理アドレスに変換する際メモリを二重化構成にするかしないかの二重化構成情報が格納されたステータス格納手段と、上記仮想アドレスを物理アドレスに変換した変換結果情報を格納するアドレス変換結果格納手段と、上記仮想アドレスをアドレス変換する前に上記変換結果情報に基づき上記仮想アドレスに該当する変換結果情報があるかどうかを検索するアドレス変換結果検索手段と、上記二重化構成情報が二重化構成を指示する場合一つの仮想アドレスに二つの物理アドレスを対応させるアドレス対応手段とを備え、上記二重化構成情報が二重化構成を指示している場合の上記CPUから上記物理メモリへ書き込み処理の際に、上記アドレス変換結果検索手段は、上記書き込み処理の仮想アドレスを物理アドレスに変換する際にこの仮想アドレスに該当する変換結果情報がある場合、上記該当する変換結果情報が二つある時は変換を終了し上記物理メモリに書き込み、上記該当する変換結果情報が一つの時は上記アドレス対応手段により上記仮想アドレスに二つの物理アドレスを対応させ上記物理メモリに書き込み、上記仮想アドレスに該当する変換結果情報が無い場合、上記アドレス対応手段により上記仮想アドレスに二つの物理アドレスを対応させ上記物理メモリに書き込み、上記CPUから物理メモリへの読み込み処理の際に、上記アドレス変換結果検索手段は、上記読み込み処理の仮想アドレスを物理アドレスに変換する際にこの仮想アドレスに該当する変換結果情報がある場合、上記該当する変換結果情報が一つの時はこの変換結果情報に基づきアドレス変換し上記物理メモリから読み込み、上記該当する変換結果情報が二つの場合は任意の一方の変換結果情報に基づきアドレス変換し上記物理メモリから読み込むことを特徴とするメモリ制御装置。

IPC (2件)：

G06F 12/16 310 , G06F 12/08

FI (2件)：

G06F 12/16 310 J , G06F 12/08 Y

前のページに戻る