半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：恩田博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平4-098184
公開番号（公開出願番号）：特開平5-299668
出願日： 1992年04月17日
公開日（公表日）： 1993年11月12日
要約：

【要約】【目的】逆並列ダイオードを内蔵した場合に、面積効率を良くする。【構成】 1個のシリコン基板2上にSITとダイオードとが、そのドレイン領域1とカソードとが共通となるように設けられている。ドレイン領域1のエピタキシャル層3上にはゲート領域4と前記ダイオードのアノード領域7とが形成されている。ゲート領域4とアノード領域7とを分離するエピタキシャル層3の上にシリコン酸化膜8が形成されている。アノード領域7に接合されたアノード電極15が、エピタキシャル層3上に形成されたシリコン酸化膜8上まで延出形成されている。ソース電極13とアノード電極15とがショートされている。ゲート・ソース間に逆バイアス電圧が印加されたとき、前記シリコン酸化膜8のエピタキシャル層3側の表面電位が+となり、ゲート・アノード間にパンチスルーが生じ難い。従って、距離Lを短くでき、面積効率が良くなる。

請求項（抜粋）：

1個の基板上に電流駆動型トランジスタのドレイン領域又はコレクタ領域とダイオードの第1導電型半導体領域とが共通となるようにトランジスタ及びダイオードを設け、ドレイン領域又はコレクタ領域上にゲート領域又はベース領域を形成するとともに、ゲート領域又はベース領域とエピタキシャル層を介して分離した状態で前記ダイオードの第2導電型半導体領域を形成し、前記第2導電型半導体領域とゲート領域又はベース領域との間に存在するエピタキシャル層の上にシリコン酸化膜を形成するとともに第2導電型半導体領域に接合された電極を前記エピタキシャル層上に形成されたシリコン酸化膜上まで延出形成し、かつ前記トランジスタのソース又はエミッタ電極と前記第2導電型半導体領域に接合された電極とをショートした半導体装置。

IPC (3件)：

H01L 29/804 , H01L 29/73 , H03K 17/08

引用特許：

審査官引用 (3件)

特開昭63-257274
特開平1-276673
特開昭61-124178

前のページに戻る