Dフリップフロップ回路

発明者：
出願人/特許権者：
代理人 (1件)：平戸哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-062261
公開番号（公開出願番号）：特開平9-261013
出願日： 1996年03月19日
公開日（公表日）： 1997年10月03日
要約：

【要約】【課題】CMOS論理回路からなるDフリップフロップ回路に関し、スリープ時におけるデータ保持の確実化と、スリープ時からアクティブ時への切り替えの高速化とを達成する。【解決手段】閾値電圧の絶対値を相対的に小とするトランジスタからなるCMOSインバータ20、23に対して、閾値電圧の絶対値及びゲート幅を相対的に大とするトランジスタ26、28、30、32と、閾値電圧の絶対値を相対的に大、ゲート幅を相対的に小とするトランジスタ27、29、31、33とを設け、アクティブ時には、トランジスタ26、28、30、32をON、スリープ時には、トランジスタ26、28、30、32をOFFとする。

請求項（抜粋）：

ゲートを入力ノードに接続し、ドレインを出力ノードに接続した第1のpチャネル絶縁ゲート型電界効果トランジスタと、一端を第1の電源電圧を供給する第1の電源線に接続し、他端を前記第1のpチャネル絶縁ゲート型電界効果トランジスタのソースに接続し、アクティブ時には導通、スリープ時において前記出力ノードのレベルが高レベルの場合には導通、スリープ時において前記出力ノードのレベルが低レベルの場合には非導通となるように制御される第1のスイッチ素子と、ゲートを前記入力ノードに接続し、ドレインを前記出力ノードに接続した第1のnチャネル絶縁ゲート型電界効果トランジスタと、一端を前記第1の電源電圧よりも低電圧の第2の電源電圧を供給する第2の電源線に接続し、他端を前記第1のnチャネル絶縁ゲート型電界効果トランジスタのソースに接続し、アクティブ時には導通、スリープ時において前記出力ノードのレベルが高レベルの場合には非導通、スリープ時において前記出力ノードのレベルが低レベルの場合には導通となるように制御される第2のスイッチ素子とを有する第1のインバータと、ゲートを前記出力ノードに接続し、ドレインを前記入力ノードに接続した第2のpチャネル絶縁ゲート型電界効果トランジスタと、一端を前記第1の電源線に接続し、他端を前記第2のpチャネル絶縁ゲート型電界効果トランジスタのソースに接続し、アクティブ時には導通、スリープ時において前記出力ノードのレベルが高レベルの場合には非導通、スリープ時において前記出力ノードのレベルが低レベルの場合には導通となるように制御される第3のスイッチ素子と、ゲートを前記出力ノードに接続し、ドレインを前記入力ノードに接続した第2のnチャネル絶縁ゲート型電界効果トランジスタと、一端を前記第2の電源線に接続し、他端を前記第2のnチャネル絶縁ゲート型電界効果トランジスタのソースに接続し、アクティブ時には導通、スリープ時において前記出力ノードのレベルが高レベルの場合には導通、スリープ時において前記出力ノードのレベルが低レベルの場合には非導通となるように制御される第4のスイッチ素子とを有する第2のインバータとを備えてなることを特徴とするDフリップフロップ回路。

IPC (7件)：

H03K 3/356 , G11C 11/417 , H01L 21/8238 , H01L 27/092 , H03K 3/037 , H03K 19/094 , H03K 19/0952

FI (5件)：

H03K 3/356 Z , H03K 3/037 Z , G11C 11/34 305 , H01L 27/08 321 L , H03K 19/094

前のページに戻る