特許

J-GLOBAL ID：200903047953604762

半導体装置の製造方法及び半導体製造装置

発明者： 鈴木 寿哉 ,  大場 隆之
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平3-165714
公開番号（公開出願番号）：特開平5-013597
出願日： 1991年07月05日
公開日（公表日）： 1993年01月22日
要約：

【要約】【目的】高融点金属元素又はシリコン元素を含む導電体膜を形成する前後に被処理体等のエッチング処理を行う工程を有する半導体装置の製造方法に関し、被処理体等へのダメージ等の発生を防止することができる半導体装置の製造方法を提供することを目的とする。【構成】電極又は配線層9の表層の、高融点金属元素又はシリコン元素を含む第1の導電体膜14をフッ素系の反応ガスを用いてエッチング処理する工程と、前記第1の導電体膜14上に第2の導電体膜15を形成し、前記第1の導電体膜14と第2の導電体膜15との間のコンタクトを形成する工程とを含み構成する。

請求項（抜粋）：

電極又は配線層の表層の、高融点金属元素又はシリコン元素を含む第1の導電体膜をフッ素系の反応ガスを用いてエッチング処理する工程と、前記第1の導電体膜上に第2の導電体膜を形成し、前記第1の導電体膜と第2の導電体膜との間のコンタクトを形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/90 ,  H01L 21/28 ,  H01L 21/285 ,  H01L 21/285 301 ,  H01L 21/302