半導体メモリ

発明者：
出願人/特許権者：
代理人 (1件)：恩田博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平10-133722
公開番号（公開出願番号）：特開平11-330429
出願日： 1998年05月15日
公開日（公表日）： 1999年11月30日
要約：

【要約】【課題】書き込み特性にばらつきが少なく、動作速度が速く微細化及び高集積化が可能で、過剰消去をおこすことがない半導体メモリを提供する。【解決手段】メモリセル1は、ソース・ドレイン領域3A,3B、チャネル領域4、浮遊ゲート電極5,6、制御ゲート電極7からなる。制御ゲート電極7の一部はチャネル領域4上で選択ゲート11を構成し、各領域3A,3Bと選択ゲート11とにより、選択トランジスタ12が構成される。制御ゲート電極7を、対となる各浮遊ゲート電極5,6の配置方向と交差する方向に接続してワード線が構成されている。メモリセル1における一方のソース・ドレイン領域3Bはワード線の延設方向と同一方向に延びて第1のビット線を構成し、他方のソース・ドレイン領域3Aは第1のビット線と直交する第2のビット線15に接続されている。

請求項（抜粋）：

1つの制御ゲート電極を共有しかつ半導体基板に形成された2つのソース・ドレイン領域間のチャネル領域上に併置された2つの浮遊ゲート電極を備えるメモリセルをマトリクス状に配置し、該マトリクス内において前記各制御ゲート電極を前記対となる各浮遊ゲート電極の配置方向と交差する方向に接続しワード線とする半導体メモリ。

IPC (5件)：

H01L 27/115 , G11C 16/04 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (3件)：

H01L 27/10 434 , G11C 17/00 622 Z , H01L 29/78 371

前のページに戻る