特許

J-GLOBAL ID：200903047977071064

強誘電体メモリ

発明者： 國尾 武光
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-121136
公開番号（公開出願番号）：特開平8-316440
出願日： 1995年05月19日
公開日（公表日）： 1996年11月29日
要約：

【要約】【目的】 MFSFETをメモリセルとして使用する強誘電体メモリで、ワード線とウエルの選択のみで書き込むべきメモリセルを一つ選択できるようにする。またビット線間の素子が素子分離領域の幅を小さくする。さらに強誘電体の分極反転を低電圧で行う。【構成】 同一のビット線41に接続されたMFSFET11は同一のウエル21中に形成する。また、同一のワード線31に接続されたMFSFET11は同一のウエル中には形成せず、別々のウエル内に形成する。このようにするとワード線とウエルの選択だけでセルを一つ選択できる。また、ウエル21とウエル22の間は、一つのウエル21内のMFSFET11、11間の分離領域より深い分離領域にするので深い分離領域の幅を小さくできる。更に、ビット線とウエルの電位を同一にすることにより、MFSFETチャネル領域の空乏層発生を防止できるため、低電圧で強誘電体材料の分極反転を行える。

請求項（抜粋）：

ゲート絶縁膜を強誘電体材料とする金属-強誘電体-半導体電界効果型トランジスタをウエル内に形成したメモリセルが、ワード線とビット線の交差位置に配置される強誘電体メモリにおいて、一つのウエル内には、一つのビット線に接続された複数のメモリセルが設けられていることを特徴とする強誘電体メモリ。

IPC (5件)：

H01L 27/115 ,  H01L 21/76 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 27/10 434 ,  H01L 21/76 M ,  H01L 29/78 371