プロセッサ動作観察方法及び装置

発明者：
出願人/特許権者：
代理人 (1件)：佐藤幸男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-164683
公開番号（公開出願番号）：特開平8-335177
出願日： 1995年06月07日
公開日（公表日）： 1996年12月17日
要約：

【要約】【目的】命令キャッシュを動作させたままプログラムトレースを行う。【構成】 CPU2は命令キャッシュ3に命令アドレスIAで指定した命令が存在するか否かにかかわらず、その命令アドレスIAをメモリアドレスレジスタ10を介して外部バス5に出力する。この外部バス5は、アドレスバスAB、データバスDB、制御バスCBから成る。プログラムのデバッグ時は、この外部バス5に開発システム7を接続する。この結果、命令キャッシュ3がヒットする場合もCPU2がアクセスした命令を格納した外部のメモリ6のアドレスやバスステータスがトレースメモリ8に格納される。そして、アドレスとバスステータスの内容を解析することにより、CPU2における命令の実行過程を追跡することができる。この場合、メモリ6から命令キャッシュ3へのキャッシュロード、命令キャッシュ3からCPU2へのフェッチをも含めて実行過程を追跡できる。

請求項（抜粋）：

命令キャッシュを内蔵するプロセッサの外部と接続するバスに結合された開発システムを使用して当該プロセッサの実行の過程を観察する場合において、外部にアクセスするアドレスとともに、前記命令キャッシュのアクセスに用いたアドレスを常に前記バスに出力し、前記バスの動作が、命令の前記命令キャッシュへの読み込みか、データ書き込みか、データ読み込みか、前記命令キャッシュへのアクセスに用いたアドレスかを区別するバスステータス信号を、前記アドレスと共に出力し、前記バスステータス信号と共にアドレスバス及びデータバス、バスアクセスの制御信号のそれぞれの状態を開発システム内のトレースメモリに格納し、当該開発システム内のトレースメモリに格納されたバスの状態情報から前記プロセッサ内のプログラムの実行過程を検出することを特徴とするプロセッサ動作観察方法。

IPC (3件)：

G06F 11/28 , G06F 12/08 , G06F 13/00 301

FI (3件)：

G06F 11/28 L , G06F 12/08 S , G06F 13/00 301 C

前のページに戻る