特許

J-GLOBAL ID：200903048004533583

映像信号処理装置

発明者： 伊藤 保
出願人/特許権者： 日本ビクター株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平11-106333
公開番号（公開出願番号）：特開2000-298448
出願日： 1999年04月14日
公開日（公表日）： 2000年10月24日
要約：

【要約】【課題】 読み出し制御端子を備えていないラインメモリを用いて画素密度変換することができる映像信号処理装置を提供する。【解決手段】 ラインメモリ42は、読み出し制御端子を備えていない。発振回路2は、書き込み用のクロックAを生成する。逓倍回路5は、クロックAを逓倍してクロックBとする。論理和回路8は、画素密度変換の対象とされている1水平期間の一部でクロックBよりも周波数の低い方形波である読み出し制御信号と、クロックBとの論理和をとり、1水平期間の一部でクロックBよりも周波数が低く、それ以外の期間でクロックBと同じ周波数であるクロックCを生成し、ラインメモリ42に読み出し用のクロックとして供給する。

請求項（抜粋）：

読み出し制御端子を備えていないラインメモリを有する映像信号処理装置において、前記ラインメモリに映像信号を書き込むための第1のクロックを生成するクロック生成回路と、前記第1のクロックを逓倍して第2のクロックとして出力する逓倍回路と、画素密度変換の対象とされている1水平期間の一部で前記第2のクロックよりも周波数の低い方形波である制御信号と、前記第2のクロックとの論理和をとり、画素密度変換の対象とされている1水平期間の一部で前記第2のクロックよりも周波数が低く、それ以外の期間で前記第2のクロックと同じ周波数である第3のクロックを生成し、前記ラインメモリに読み出しクロックとして供給する論理和回路とを備えて構成したことを特徴とする映像信号処理装置。

IPC (3件)：

G09G 3/20 631 ,  H04N 5/46 ,  H04N 5/66

FI (3件)：

G09G 3/20 631 M ,  H04N 5/46 ,  H04N 5/66 B

Fターム (16件)：

5C025BA02 ,  5C025BA27 ,  5C058AA06 ,  5C058AA11 ,  5C058BA22 ,  5C080BB05 ,  5C080DD22 ,  5C080DD25 ,  5C080DD27 ,  5C080EE19 ,  5C080EE32 ,  5C080GG08 ,  5C080GG17 ,  5C080JJ02 ,  5C080JJ04 ,  5C080KK43