特許
J-GLOBAL ID:200903048011770051

DMAコントローラ

発明者:
出願人/特許権者:
代理人 (1件): 内原 晋
公報種別:公開公報
出願番号(国際出願番号):特願平3-266646
公開番号(公開出願番号):特開平5-108545
出願日: 1991年10月16日
公開日(公表日): 1993年04月30日
要約:
【要約】【目的】固定優先または回転優先順位方式のDMAコントローラにおけるDRAMのページモードの転送スピードを向上させる。【構成】各DMA転送制御回路10〜13のデータアクセス期間中は各チャンネルが他のチャンネルに対してバスを占有することを示すページモード転送状態信号PMOを出力し、この信号PMOを他のチャンネルからもらった時、その回路自信がDMA転送に入ることを禁止するゲート回路14,15を備える。
請求項(抜粋):
複数のメモリチャンネルを有し、これらメモリチャンネル間を各DMA転送制御回路により固定優先順位あるいは回転優先順位をもって制御を行うDMAコントローラにおいて、前記各DMA転送制御回路は、前記各メモリチャンネルのデータアクセス期間中に、他のメモリチャンネルに対してバスを占有することを示すページモード転送状態出力信号を出力することと、この転送状態出力信号を優先順位が下位にあるチャンネルから入力した時、前記各チャンネルがDMA転送に入ることを禁止するゲート回路を備えることを特徴とするDMAコントローラ。
引用特許:
審査官引用 (3件)
  • 特開昭56-044925
  • 特開平1-211155
  • 特開昭64-065656

前のページに戻る