特許
J-GLOBAL ID：200903048035833755
半導体装置とその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-067496
公開番号（公開出願番号）：特開平5-183121
出願日： 1991年04月01日
公開日（公表日）： 1993年07月23日
要約：
【要約】【目的】 半導体装置上に形成されるキャパシタの製造方法,特に,DRAMのスタックトキャパシタの製造方法に関し, フィン型キャパシタの蓄積電極の膜厚を薄くして素子表面の凹凸を緩和することを目的とする。【構成】 半導体基板1上に形成されたフィン構造を有するスタックト型キャパシタ2において,キャパシタ2の蓄積電極3が, 多結晶シリコン膜4で被覆された炭化珪素を含む化合物5によって形成され,不純物を含有することにより導電性を付与されているように,また,前記多結晶シリコン膜4への不純物のドーピングを,前記炭化珪素を含む化合物5からの熱拡散により行うように構成する。
請求項（抜粋）：
半導体基板(1) 上に形成されたフィン構造を有するスタックト型キャパシタ(2) において,該キャパシタ(2) の蓄積電極(3) が, 多結晶シリコン膜(4) で被覆された炭化珪素を含む化合物(5) によって形成され,不純物を含有することにより導電性を付与されていることを特徴とする半導体装置。
IPC (2件)：
前のページに戻る
