特許
J-GLOBAL ID:200903048037157161
半導体記憶装置、半導体記憶装置の駆動制御方法
発明者:
出願人/特許権者:
代理人 (1件):
船橋 國則
公報種別:公開公報
出願番号(国際出願番号):特願2003-279203
公開番号(公開出願番号):特開2005-044454
出願日: 2003年07月24日
公開日(公表日): 2005年02月17日
要約:
【課題】 消去セルや書込みセルを所定の閾値電圧に維持できるようにする。【解決手段】 書込み/消去の繰返しサイクルにおいて、閾値電圧を監視し、基準範囲内にあるかどうかを判定する。基準範囲外のときには、基準範囲内に収まるように、書込みパルスや消去パルスの電圧やパルス幅を調整する。たとえば、消去後のVth>基準電位上限の場合、消去パルスの電圧を下げる、またはパルス長を狭くする。消去後のVth<基準電位下限の場合、消去パルスの電圧を上げる、またはパルス長を広げる。書込み後のVth>基準電位上限の場合、書込み電圧を下げる、またはパルス長を狭くする。書込み後のVth<基準電位下限の場合、書込み電圧を上げる、またはパルス長を広げる。【選択図】図2
請求項(抜粋):
複数のメモリセルを備えた半導体記憶装置における、前記メモリセルを駆動する方法であって、
前記メモリセルに対する駆動パルス印加後の閾値電圧が所定範囲内にあるか否かを判定し、所定範囲外にあるときには、所定範囲内に収まるように、前記メモリセルに対する前記駆動パルスの電圧およびパルス幅のうちの少なくとも一方を調整する
ことを特徴とする半導体記憶装置の駆動制御方法。
IPC (5件):
G11C16/02
, H01L21/8247
, H01L27/115
, H01L29/788
, H01L29/792
FI (4件):
G11C17/00 611E
, H01L27/10 434
, H01L29/78 371
, G11C17/00 612E
Fターム (29件):
5B025AA04
, 5B025AC01
, 5B025AD03
, 5B025AD04
, 5B025AD05
, 5B025AD08
, 5B025AE08
, 5F083EP18
, 5F083EP22
, 5F083EP44
, 5F083ER02
, 5F083ER03
, 5F083ER06
, 5F083ER09
, 5F083ER11
, 5F083ER21
, 5F083ER22
, 5F083JA04
, 5F083LA04
, 5F083LA05
, 5F083ZA21
, 5F101BA46
, 5F101BB02
, 5F101BC02
, 5F101BC11
, 5F101BD02
, 5F101BE05
, 5F101BE07
, 5F101BF05
引用特許:
出願人引用 (3件)
審査官引用 (7件)
全件表示
前のページに戻る