特許
J-GLOBAL ID:200903048045768862
半導体装置及び半導体装置ユニット
発明者:
,
出願人/特許権者:
代理人 (1件):
伊東 忠彦
公報種別:公開公報
出願番号(国際出願番号):特願平6-130620
公開番号(公開出願番号):特開平7-335783
出願日: 1994年06月13日
公開日(公表日): 1995年12月22日
要約:
【要約】【目的】本発明はBGA(Ball Grid Array) タイプのパッケージ構造を有する半導体装置及び半導体装置ユニットに関し、製造後における試験を可能にすると共に、歩留り及び放熱効率の向上を図ることを目的とする。【構成】半導体素子12を搭載面11a に搭載すると共に、この搭載面11a と反対側に位置する実装面11b に外部接続端子となる複数の半田ボール13が配設されてなるプリント基板11と、半導体素子12を封止する封止樹脂16とを具備する半導体装置において、下端部がプリント基板11の搭載面11a において導電パターンを介して半導体素子12と電気的に接続されると共に、上端部が封止樹脂16の外部より電気的に接続可能な構成とされた電極部材17を配設する。また、この電極部材17を導電性金属ピンにより形成し、封止樹脂16を貫通するよう配設する。
請求項(抜粋):
半導体素子(12)と、該半導体素子(12)を搭載面(11a)に搭載すると共に、該搭載面(11a)と反対側に位置する実装面(11b)に該半導体素子(12)と電気的に接続されると共に外部接続端子となる複数のボール(13)が配設されてなる基板(11)と、該基板(11)の搭載面(11a)上に形成されており、該半導体素子(12)を封止する封止樹脂(16)とを具備する半導体装置において、導電性部材により形成されており、下端部が該基板(11)の搭載面(11a)において該半導体素子(12)と電気的に接続されると共に、上端部が該封止樹脂(16)の外部より電気的に接続可能な構成とされた電極部材(17,22)を配設したことを特徴とする半導体装置。
IPC (5件):
H01L 23/12
, H01L 23/02
, H01L 25/10
, H01L 25/11
, H01L 25/18
FI (4件):
H01L 23/12 L
, H01L 23/12 P
, H01L 23/12 J
, H01L 25/14 Z
前のページに戻る