特許
J-GLOBAL ID：200903048080982451
積層セラミック電子部品の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
西澤 均
公報種別：公開公報
出願番号（国際出願番号）：特願平6-292196
公開番号（公開出願番号）：特開平8-130160
出願日： 1994年10月31日
公開日（公表日）： 1996年05月21日
要約：
【要約】【目的】 焼成工程における内部応力の発生を緩和して、デラミネーションなどの構造欠陥のない積層セラミック電子部品を製造する。【構成】 セラミック層1を介して内部電極2が互に対向するように複数層の内部電極2とセラミック層1とが交互に配設された積層部3の上下両面側に、厚み比が1:2〜1:3の範囲にある、内部電極が配設されていないセラミック層からなる外層部4a,4bを配設することによりセラミック積層体5を形成し、このセラミック積層体5を焼成して、その焼結体5aに所定の方向への微小な反りを生じさせ、セラミック積層体5の焼成時の部分的な収縮率の差によって生じる内部応力を緩和する。
請求項（抜粋）：
内部電極をセラミック中に配設してなる積層セラミック電子部品の製造方法であって、セラミック層を介して内部電極が互に対向するように複数層の内部電極とセラミック層とが交互に配設された積層部の上下両面側に、厚み比が1:2〜1:3の範囲にある、内部電極が配設されていないセラミック層からなる外層部を配設することによりセラミック積層体を形成し、前記セラミック積層体を焼成して、その焼結体に所定の方向への微小な反りを生じさせることを特徴とする積層セラミック電子部品の製造方法。
IPC (2件)：
H01G 4/30 311
, H01G 4/12 364
