特許

J-GLOBAL ID：200903048091330650

半導体装置の製造方法

発明者： 松井 裕一 ,  平谷 正彦 ,  嶋本 泰洋 ,  今川 一重 ,  藤崎 芳久
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 高橋 明夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-348806
公開番号（公開出願番号）：特開平11-186509
出願日： 1997年12月18日
公開日（公表日）： 1999年07月09日
要約：

【要約】【課題】 BST膜等の容量絶縁膜表面を大気に曝さらした際に膜表面に生成されるBa,Sr,Tiそれぞれの酸化物に相分離したアモルファス層が存在すると、メモリ動作に必要な蓄積電荷量を確保できなくなる。従って、容量絶縁膜表面に相分離層が存在しない容量部を形成できる製造方法を提供する。【解決手段】 (a)先ず、BST膜4表面の相分離層5を水素雰囲気中で熱処理し、昇華により除去する。(b)この時、水素によりBST膜表面に酸素欠乏欠陥6が生成する。(c)次に、上部電極7をスパッタ法により堆積する際に、酸素を含む雰囲気で堆積する。酸素プラズマにより酸素欠乏欠陥6が修復する。同時に上部電極7が堆積されるため、以後の工程では相分離層が形成されない。【効果】 容量絶縁膜表面の相分離層を除去することができるため、容量記憶素子の蓄積電荷量を低下させることなく、容量部を形成できる。

請求項（抜粋）：

第1の電極、容量絶縁膜、第2の電極を順に堆積して容量部を形成した容量記憶素子を有する半導体装置の製造方法において、前記容量絶縁膜形成後に、水素を含む雰囲気中で400°C以上の熱処理を行う工程と、その後、酸素を含んだ雰囲気中で白金を含む前記第2の電極を堆積する工程を有することを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 27/10 451 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242

FI (3件)：

H01L 27/10 451 ,  H01L 27/04 C ,  H01L 27/10 651