特許
J-GLOBAL ID：200903048107004953
ヘテロ接合型電界効果半導体装置とその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-279134
公開番号（公開出願番号）：特開平7-130992
出願日： 1993年11月09日
公開日（公表日）： 1995年05月19日
要約：
【要約】【目的】 ヘテロ接合型電界効果半導体装置とその製造方法に関し、短チャネル効果を起こしにくく、オーミック接触するソース電極とドレイン電極の電気抵抗が小さいヘテロ接合型電界効果半導体装置を提供する。【構成】 半導体基板1上に、キャリア走行層となる第1の半導体層2と、高純度の第2の半導体層3と、高不純物濃度の第3の半導体層4と、第1の絶縁体層5が形成され、第1の絶縁体層5と第3の半導体層4に開口41 が形成され、この開口41 の両側にサイドウォール101 ,102 が形成され、このサイドウォール101 ,102 の間の第2の半導体層3の上に、リセス構造を有し、ショットキ接触するゲート電極11が形成され、ゲート電極11の両側の第2の半導体層3に不純物濃度が最高になるように不純物が注入されてソース領域31 とドレイン領域32 が形成され、ソース電極121 とドレイン電極122 が形成されている。
請求項（抜粋）：
高純度半導体層にショットキゲート電極が形成され、該ショットキゲート電極がリセス構造を有し、該ショットキゲート電極の両側の該高純度半導体層に不純物濃度が最高になるように不純物が注入されて低抵抗領域が形成され、該低抵抗領域にソース電極とドレイン電極が形成されていることを特徴とするヘテロ接合型電界効果半導体装置。
IPC (3件)：
H01L 29/778
, H01L 21/338
, H01L 29/812
