特許
J-GLOBAL ID:200903048112334686
半導体素子の製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
成瀬 勝夫 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-096542
公開番号(公開出願番号):特開2002-299505
出願日: 2001年03月29日
公開日(公表日): 2002年10月11日
要約:
【要約】【課題】 耐熱性に優れ、高温にさらされても接着性の低下が少なく実装基板と半導体素子との接着に適したポリイミド系フィルムを使用する実装方法を提供する。【解決手段】 パッド上にバンプ又はポストが設けられた半導体ウエハ1を準備する工程、半導体ウエハのバンプ3又はポスト形成面側に50〜200°Cで、架橋基を有するシリコン変成ポリイミドフィルム又はその前駆体フィルムをラミネートして接着剤層6を形成すると共に、バンプ又はポストの先端が露出された半導体ウエハを形成する工程、その後半導体ウエハをダイシングし、半導体素子とする工程とを有する半導体素子の製造方法。
請求項(抜粋):
複数のパッドとパッシベーション膜を有し、前記各パッド上にバンプ又はポストが設けられた半導体ウエハを準備する工程、前記半導体ウエハのバンプ又はポスト形成面側にポリイミド前駆体フィルム又はポリイミドフィルムを50〜200°Cの範囲でラミネートして接着剤層を形成し、接着剤層表面よりバンプ又はポストの先端が露出された半導体ウエハを形成する工程、その後半導体ウエハをダイシングし、半導体素子とする工程とを有することを特徴とする半導体素子の製造方法。
IPC (3件):
H01L 23/12 501
, H01L 23/12
, C08G 73/10
FI (3件):
H01L 23/12 501 F
, H01L 23/12 501 P
, C08G 73/10
Fターム (66件):
4J043PC015
, 4J043PC016
, 4J043PC035
, 4J043PC065
, 4J043PC115
, 4J043PC116
, 4J043PC135
, 4J043PC136
, 4J043QB15
, 4J043QB26
, 4J043QB31
, 4J043RA35
, 4J043SA06
, 4J043SA49
, 4J043SA62
, 4J043SA71
, 4J043SB01
, 4J043SB03
, 4J043TA22
, 4J043TB01
, 4J043UA012
, 4J043UA032
, 4J043UA041
, 4J043UA121
, 4J043UA122
, 4J043UA131
, 4J043UA132
, 4J043UA141
, 4J043UA142
, 4J043UA151
, 4J043UA232
, 4J043UA251
, 4J043UA252
, 4J043UA261
, 4J043UA262
, 4J043UA332
, 4J043UA361
, 4J043UA582
, 4J043UB011
, 4J043UB012
, 4J043UB021
, 4J043UB022
, 4J043UB121
, 4J043UB122
, 4J043UB131
, 4J043UB152
, 4J043UB281
, 4J043UB301
, 4J043UB302
, 4J043UB401
, 4J043UB402
, 4J043VA021
, 4J043VA041
, 4J043VA061
, 4J043VA081
, 4J043WA09
, 4J043WA16
, 4J043XA16
, 4J043XA17
, 4J043XA19
, 4J043YA06
, 4J043YB02
, 4J043ZA02
, 4J043ZB01
, 4J043ZB11
, 4J043ZB50
前のページに戻る