特許

J-GLOBAL ID：200903048125235415

半導体装置およびその製造方法

発明者： 北川 勝彦
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願平11-032821
公開番号（公開出願番号）：特開2000-232081
出願日： 1999年02月10日
公開日（公表日）： 2000年08月22日
要約：

【要約】【課題】 ウェハや半導体チップの歪みを取り除くと共に、シールリングのより高機能化を実現する。【解決手段】 シールリング15は、タングステンプラグ9、12とメタル電極6、13で構成し、第2の開口部11を形成する際に第1の凹み部32に、スペーサを形成する。このスペーサは、ダイシングライン部3に延在される層間絶縁膜に全て形成可能であり、これにより何重ものシールリングが実現できる。

請求項（抜粋）：

半導体基板上に形成されたIC回路形成部と、前記IC回路形成部を囲んで形成されたダイシングライン部と、前記IC回路形成部と前記ダイシングライン部との間で、前記IC回路形成部を囲んで形成されるシールリングとを有する半導体装置に於いて、前記ダイシングライン部には、前記IC回路形成部から連続して被覆された層間絶縁膜が形成され、このダイシングライン部に対応する層間絶縁膜にはリング状の凹み部が設けられ、前記凹み部の側壁にスペーサが設けられる事を特徴とした半導体装置。

IPC (2件)：

H01L 21/301 ,  H01L 21/3205

FI (2件)：

H01L 21/78 L ,  H01L 21/88 S

Fターム (35件)：

5F033HH09 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ09 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK09 ,  5F033KK18 ,  5F033KK33 ,  5F033MM08 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ77 ,  5F033QQ89 ,  5F033RR04 ,  5F033RR06 ,  5F033RR15 ,  5F033SS04 ,  5F033SS15 ,  5F033SS22 ,  5F033TT02 ,  5F033TT08 ,  5F033VV01 ,  5F033XX00 ,  5F033XX17 ,  5F033XX18