不揮発性半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-074087
公開番号（公開出願番号）：特開平9-265799
出願日： 1996年03月28日
公開日（公表日）： 1997年10月07日
要約：

【要約】【課題】冗長回路を内蔵し、シグネチアコード読み出し機能を備えた不揮発性半導体記憶装置において、コード読み出しに要する回路素子を削減し、チップ面積を小さくすることにある。【解決手段】シグネチアコードが割り当てられたテスト用メモリセル4のデータをセンスアンプ群6で読み出し、そのコードを出力端子D0〜D7に出力する。又、冗長用メモリセル3とメインメモリセル2が切り換わっている時には、冗長センスアンプ7の出力Eをシグネチア生成回路8で不活性にし、その生成回路8からは冗長用メモリセル3と切り換わったビットのコードを出力する。この結果、トランスファ群11は冗長用メモリセル3と置き換わっていないビットについては、センスアンプ群6の出力Bをそのまま出力し、切り換わっているビットについては、シグネチア生成回路8の出力Fを切り換えて出力する。

請求項（抜粋）：

それぞれにコントロールゲートおよびフローティングゲートを備えた複数の不揮発性半導体記憶素子をマトリックス状に配置するとともに、前記複数の不揮発性半導体記憶素子の前記フローティングゲートに電荷を取り込むことにより情報を記憶するメインメモリセル・ブロックと,前記メインメモリセル・ブロックの前記複数の不揮発性半導体記憶素子と同一構成の不揮発性半導体記憶素子を配列するとともに、シグネチアコードを記憶するために割り当てられたテスト用メモリセル・ブロックと,前記メインメモリセル・ブロックおよび前記テスト用メモリセル・ブロックを形成する前記不揮発性半導体記憶素子をそれぞれ置換可能にした冗長用メモリセル・ブロックおよび冗長テスト用メモリセル・ブロックとからなるメモリセルアレイと、前記メモリセルアレイの前記メインメモリセル・ブロックおよび前記テスト用メモリセル・ブロックに記憶された情報を読み出すセンスアンプ群と、前記冗長用メモリセル・ブロックおよび前記冗長テスト用メモリセル・ブロックに記憶された情報を読み出す冗長用センスアンプと、アドレス入力からの高電圧を検出する高電圧検出回路と、前記高電圧検出回路の検出出力に基いてシグネチア論理制御信号を作成し且つそのシグネチア論理制御信号により前記冗長用センスアンプの出力を制御するシグネチア生成回路と、切換入力により前記センスアンプ群の出力および前記シグネチア生成回路の出力を切換えるトランスファ群と、前記トランスファ群の出力をシグネチアコードとして出力端子へ伝達する出力バッファとを有し、前記メインメモリセル・ブロックの一部を前記前記冗長用メモリセル・ブロックのメモリセルで置き換えるとともに、前記テスト用メモリセル・ブロックに記憶された前記シグネチアコードを前記センスアンプ群を介して読み出す際、前記冗長用センスアンプの出力を不活性にして、前記冗長用メモリセルを選択すべき選択アドレスに対応するシグネチアコードを出力することを特徴とする不揮発性半導体記憶装置。

IPC (3件)：

G11C 29/00 303 , G11C 29/00 301 , G11C 16/06

FI (3件)：

G11C 29/00 303 G , G11C 29/00 301 B , G11C 17/00 309 E

前のページに戻る