特許

J-GLOBAL ID：200903048177750407

電界効果トランジスタ

発明者： 山本 悌二 ,  丸川 卓
出願人/特許権者： 株式会社村田製作所
代理人 (1件)： 中野 雅房
公報種別：公開公報
出願番号（国際出願番号）：特願平8-353574
公開番号（公開出願番号）：特開平10-177967
出願日： 1996年12月16日
公開日（公表日）： 1998年06月30日
要約：

【要約】【課題】 Pt埋め込み型のゲート電極において、拡散バリア層の工夫によって、素子特性の劣化や信頼性の低下を防止する。【解決手段】 能動層13の上にPt層、Mo層、Ti層、Pt層、Au層を積層し、熱処理を施すことによってPt埋め込み型のゲート電極22を形成する。Mo層及びTi層は拡散バリア層として働き、最下層のPt層とAu層などとの相互拡散を防止する。また、Mo層は反応しやすいTi層とPt層との合金化を防ぎ、Ti層は成膜が困難で密着性の悪いMo層の厚みを薄くできるようにすると共にMo層との密着性を向上させる。

請求項（抜粋）：

半導体基板に形成された能動層の上に、Pt層を最下層とするゲート電極を形成し、当該ゲート電極を熱処理することによってゲート電極と能動層をショットキー接合させた電界効果トランジスタにおいて、熱処理前の前記ゲート電極は、最下層のPt層の上面にMo層が形成され、当該Mo層の上面にTi層が形成され、当該Ti層の上方に低抵抗金属層が形成されたものであることを特徴とする電界効果トランジスタ。

IPC (3件)：

H01L 21/28 301 ,  H01L 21/338 ,  H01L 29/812

FI (2件)：

H01L 21/28 301 H ,  H01L 29/80 F