データ出力回路およびそれを備える半導体記憶装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-306602
公開番号（公開出願番号）：特開2001-126483
出願日： 1999年10月28日
公開日（公表日）： 2001年05月11日
要約：

【要約】【課題】ハイレベルデータを高速に出力できるデータ出力回路を提供する。【解決手段】出力バッファ180は、ハイレベルデータ出力時にデータ出力端子90を外部電源電位Vddで充電するためのプルアップNMOSトランジスタQHNと、ローレベルデータ出力時にデータ出力端子90を接地電位Vssに放電するためのプルダウンNMOSトランジスタQLNとを含む。プルアップNMOSトランジスタQHNの基板電位は、ハイレベルデータ出力時においては、通常時よりも高い電位レベルに設定される。

請求項（抜粋）：

ハイレベルおよびローレベルの2つの状態を有するデータ信号をデータ出力ノードに出力するためのデータ出力回路であって、第1および第2のノードの電位レベルに応じて、前記データ出力ノードの電位レベルを設定するバッファ回路を備え、前記バッファ回路は、前記ハイレベルに対応する第1の電位と前記データ出力ノードとの間に電気的に結合され、第1のノードと結合されるゲートを有するプルアップNMOSトランジスタと、前記ローレベルに対応する第2の電位と前記データ出力ノードとの間に電気的に結合され、第2のノードと結合されるゲートを有するプルダウンNMOSトランジスタとを含み、前記ハイレベルのデータ出力時に、前記第1の電位よりも高い昇圧電位を前記第1のノードに出力するハイレベルデータ出力制御回路と、前記ローレベルのデータ出力時に、前記プルダウンNMOSトランジスタをオンさせることが可能な電位を前記第2のノードに出力するローレベルデータ出力制御回路と、前記プルアップNMOSトランジスタに基板電位を供給する基板電位切換回路とをさらに備え、前記基板電位切換回路は、前記ハイレベルのデータ出力時以外には、第1の基板電位を供給し、前記ハイレベルのデータ出力時には、前記第1の基板電位よりも高い第2の基板電位を供給する、データ出力回路。

IPC (4件)：

G11C 11/409 , G11C 11/407 , H01L 27/10 481 , H03K 19/0175

FI (4件)：

H01L 27/10 481 , G11C 11/34 354 Q , G11C 11/34 354 F , H03K 19/00 101 F

Fターム (22件)：

5B024AA15 , 5B024BA27 , 5B024BA29 , 5B024CA07 , 5F083AD00 , 5F083GA01 , 5F083LA07 , 5F083LA09 , 5J056AA04 , 5J056AA11 , 5J056BB02 , 5J056CC00 , 5J056CC29 , 5J056DD13 , 5J056DD27 , 5J056DD28 , 5J056DD51 , 5J056DD55 , 5J056EE04 , 5J056FF07 , 5J056KK00 , 5J056KK02

前のページに戻る