特許
J-GLOBAL ID：200903048196515761
電源回路及び半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平8-044177
公開番号（公開出願番号）：特開平9-213091
出願日： 1996年02月06日
公開日（公表日）： 1997年08月15日
要約：
【要約】【課題】 チャージポンプを含む電源回路において、電源電圧近傍の電圧レベルを容易に生成するための技術を提供することにある。【解決手段】 チャージポンプ31、レベルディテクタ33が設けられる場合において、チャージポンプが非動作状態から動作状態に移行する直前に、上記チャージポンプの出力端子の電位を、一時的に所定のリセットレベルに強制するためのリセット回路34を設け、電源電圧レベルと異なるレベルからポンピング動作を開始させることにより、電源電圧近傍の電圧レベルの生成の容易化を図る。
請求項（抜粋）：
ポンピング動作により出力電圧を形成するチャージポンプを含む電源回路において、上記チャージポンプが非動作状態から動作状態に移行する直前に、上記チャージポンプの出力端子の電位を、一時的に所定のリセットレベルに強制するためのリセット回路を含むことを特徴とする電源回路。
IPC (2件)：
FI (2件)：
G11C 17/00 309 D
, H02M 3/07
