特許

J-GLOBAL ID：200903048236082260

半導体集積回路装置およびその製造方法

発明者： 安岡 秀記
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平8-005955
公開番号（公開出願番号）：特開平9-199718
出願日： 1996年01月17日
公開日（公表日）： 1997年07月31日
要約：

【要約】【課題】 横型二重拡散構造のパワーMOSFETの微細化技術を提供する。【解決手段】 パワーMOS部の周囲にチャネル電位固定用の半導体層(p型半導体層2p、n型半導体層2n)を形成し、この半導体層から基板を通じてパワーMOSFET(pチャネル型MOSFET(Qpd)、nチャネル型MOSFET(Qnd))のチャネル層(n型チャネル層3n、p型チャネル層3p)に給電することにより、チャネル層の内側のソース領域(10、16)に隣接して形成していたチャネル電位固定用の半導体層を不要とし、チャネル層(p型チャネル層2p、n型チャネル層2n)の占有面積を小さくする。

請求項（抜粋）：

半導体基板の主面に形成した第1導電型のチャネル層の内側に第2導電型のソース領域を形成し、前記半導体基板の主面に形成した第1導電型の第1半導体領域から前記チャネル層に電位を供給する横型二重拡散構造のMOSFETを複数個備えた半導体集積回路装置であって、前記第1導電型の第1半導体領域を前記複数個のMOSFETと離間した領域に形成すると共に、前記複数個のMOSFETのそれぞれのチャネル層の下部と前記第1半導体領域の下部とに第1導電型の第2半導体領域を形成し、前記第2半導体領域を介在して前記第1半導体領域から前記複数個のMOSFETのそれぞれのチャネル層に電位を供給するようにしたことを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 29/78 ,  H01L 21/8234 ,  H01L 27/088

FI (3件)：

H01L 29/78 652 P ,  H01L 27/08 102 B ,  H01L 29/78 301 X