特許
J-GLOBAL ID:200903048243899360
適合アドレスルックアップテーブルジェネレータのための方法および装置
発明者:
出願人/特許権者:
代理人 (1件):
石田 敬 (外4名)
公報種別:公表公報
出願番号(国際出願番号):特願2000-584645
公開番号(公開出願番号):特表2002-531004
出願日: 1999年11月19日
公開日(公表日): 2002年09月17日
要約:
【要約】ルックアップ・テーブルを生成する方法は、入力アドレスを受信し、入力アドレスから入力アドレスよりビットが少ない圧縮アドレスを生成し、圧縮アドレスから第1ビットセットを選択し、アドレス・ルックアップ・テーブルの第1ビットセットが指すメモリ位置が未占有メモリ・スロットを含むか否かを判定し、入力アドレスがアドレス・ルックアップ・テーブルの第1ビットセットが指すメモリ位置に格納されたアドレスの何れかに一致するか否かを判定し、第1ビットセットが指すメモリ位置に未占有メモリ・スロットがなく、入力アドレスが第1ビットセットが指すメモリ位置に格納されたアドレスと一致しないことに応じて圧縮アドレスから第2ビットセットを選択する各ステップを含む。ルックアップ・テーブル・ジェネレータは、アドレス・コンプレッサ、バレル・シフタ、第1ビットセットが指すメモリ位置を含むアドレス・ルックアップ・テーブルを含む。コントロール・ステート・マシンは、バレル・シフタとアドレス・ルックアップ・テーブルに接続され、第1ビットセットが指すメモリ位置に未占有メモリ・スロットがなく、入力アドレスが第1ビットセットが指すメモリ位置に格納されたアドレスに一致しないことに応じて圧縮アドレスから第2ビットセットを選択するようにバレル・シフタをシフトするように構成される。
請求項(抜粋):
ルックアップ・テーブルを生成する方法で、 入力アドレスを受信し、 入力アドレスから入力アドレスよりビットが少ない圧縮アドレスを生成し、 圧縮アドレスから第1ビットセットを選択し、 アドレス・ルックアップ・テーブルの第1ビットセットが指すメモリ位置が未占有メモリ・スロットを含むか否かを判定し、 入力アドレスがアドレス・ルックアップ・テーブルの第1ビットセットが指すメモリ位置に格納されたアドレスの何れかに一致するか否かを判定し、 第1ビットセットが指すメモリ位置に未占有メモリ・スロットがなく、入力アドレスが第1ビットセットが指すメモリ位置に格納されたアドレスと一致しないことに応じて圧縮アドレスから第2ビットセットを選択する、各ステップを備えたことを特徴とする方法。
IPC (5件):
H04L 12/46
, G06F 12/02 550
, G06F 17/30 350
, H04L 12/56
, H04L 12/56 100
FI (5件):
H04L 12/46 A
, G06F 12/02 550 E
, G06F 17/30 350 A
, H04L 12/56 B
, H04L 12/56 100 Z
Fターム (28件):
5B060AB25
, 5B060AC00
, 5B075ND02
, 5B075ND18
, 5B075NK48
, 5B075NK54
, 5B075QM02
, 5K030GA01
, 5K030HA08
, 5K030HC01
, 5K030HC14
, 5K030HD03
, 5K030HD09
, 5K030JT03
, 5K030KA05
, 5K030KA07
, 5K030LB05
, 5K030MD10
, 5K033AA02
, 5K033BA04
, 5K033CB08
, 5K033CB11
, 5K033CC01
, 5K033DB12
, 5K033DB14
, 5K033DB17
, 5K033DB19
, 5K033EC04
引用特許:
前のページに戻る