PLL回路

発明者：
出願人/特許権者：
代理人 (1件)：柿本恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平6-120938
公開番号（公開出願番号）：特開平7-326969
出願日： 1994年06月02日
公開日（公表日）： 1995年12月12日
要約：

【要約】【目的】ロック後に発生するリップルノイズをロックインタイムを増大させずに低減する。【構成】位相比較器10は入力信号Siと帰還信号Srから位相差信号を生成してPMOS74,NMOS78の導通を制御する。PMOS74,NMOS78が導通することで、チャージポンプ70はローパスフィルタ30に対する電荷移動経路を形成する。一方、ロック検出部60はPLL回路のロック状態を検出し、ロック前と後でチャージポンプ70の電荷移動経路が切替えられる。ロック後はPMOS71,NMOS75を介して電荷がローパスフィルタ30に充放電されるが、PMOS71,NMOS75の抵抗値はバイアス発生回路80の出力電圧によって制御される。ローパスフィルタ30は電荷の充放電で平滑化した電圧を送出し、この平滑化され電圧でVCO40は発振する。

請求項（抜粋）：

入力信号と帰還信号の位相及び周波数の比較を行い該比較結果に応じた位相差信号を生成する位相比較器と、前記位相差信号に基いて第1の電源または該第1の電源と異なる第2の電源と接続され、該第1または第2の電源に対する電荷移動経路を形成するチャージポンプと、前記電荷を充放電することによって平滑化した電圧を出力するローパスフィルタと、前記ローパスフィルタの出力電圧に応じた周波数で発振し前記帰還信号を生成すると共に外部に該発振周波数を出力する電圧制御発振器とを、備えたPLL回路において、前記入力信号と帰還信号に基づいて当該PLL回路がロック状態か否かの検出結果を送出するロック検出部と、前記ローパスフィルタの出力電圧に対応するバイアス電圧を生成するバイアス発生回路とを設け、前記チャージポンプは、各第1の電源及び第2の電源に対して前記電荷移動経路を形成する経路をそれぞれ2つづつ持ちかつ該各一方の経路には前記バイアス電圧で抵抗値の変化する電荷制限素子を持ち、前記ロック検出部の検出結果がロック状態でない場合に該電荷制限素子を持っていない経路を選択して該電荷移動経路を形成し、該ロック検出部の検出結果がロック状態である場合に該電荷制限素子を持っている経路を選択して該電荷の移動経路を形成する構成とした、ことを特徴とするPLL回路。

前のページに戻る