特許

J-GLOBAL ID：200903048254459443

VLSI回路の導体路配置

発明者： ドミニク サヴイニアク ,  マンフレート メンケ ,  アルミン コールハーゼ ,  ハンノ メルツナー
出願人/特許権者： シーメンス アクチエンゲゼルシヤフト
代理人 (1件)： 富村 潔
公報種別：公開公報
出願番号（国際出願番号）：特願平4-143688
公開番号（公開出願番号）：特開平5-175337
出願日： 1992年05月11日
公開日（公表日）： 1993年07月13日
要約：

【要約】【目的】 下側の導体路、その上側に位置する上側の導体路、およびそれらの間の接触部を、わずかな占有面積で下側導体路、接触孔および上側導体路の相互の位置狂いに対して高度に不敏感であるように配置する。【構成】 各下側導体路21、22を区間に分割し、区間の間に間隙を設け、各区間が上側に位置している通しの上側導体路23のための接触部25を有しており、このような接触部25の少なくとも近傍に第2の方向に隣接する下側導体路22が間隙を有している。

請求項（抜粋）：

主に第1の方向に延びている少なくとも2つの下側の導体路(21、22)と、その上側に位置しており主に第1の方向に延びている少なくとも2つの上側の導体路(23、24)とを有するVLSI回路の導体路配置において、各下側導体路(21、22)が区間に分割され、区間の間に間隙を有しており、各区間が上側に位置している通しの上側導体路(23)のための接触部(25)を有しており、このような接触部(25)の少なくとも近傍に第2の方向に隣接する下側導体路(22)が間隙を有していることを特徴とするVLSI回路の導体路配置。

IPC (3件)：

H01L 21/82 ,  H01L 21/3205 ,  H01L 21/90

FI (2件)：

H01L 21/82 W ,  H01L 21/88 A