特許
J-GLOBAL ID：200903048274245113
データ信号線駆動回路および画像表示装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
原 謙三
公報種別：公開公報
出願番号（国際出願番号）：特願平9-106272
公開番号（公開出願番号）：特開平10-301536
出願日： 1997年04月23日
公開日（公表日）： 1998年11月13日
要約：
【要約】【課題】 クロック信号線での消費電力を削減し、且つ、クロック信号と映像信号とのタイミングのずれを防止することで、良好な画像の表示を可能にするデータ信号線駆動回路および画像表示装置を提供する。【解決手段】 直列接続された複数のラッチ回路LATからなり、クロック信号の立ち上がりおよび立ち下がりに同期してパルス信号を順次転送するシフトレジスタ回路1と、上記シフトレジスタ回路1から出力されるパルス信号に同期して映像信号VIDEOをデータ信号線に順次出力する出力回路2とを備える。シフトレジスタ回路1は、複数のラッチ回路群に分割され、上記各ラッチ回路群に含まれるラッチ回路LATの段数は、各ラッチ回路群から出力されるパルス信号と、このパルス信号に同期して出力される映像信号VIDEOとのタイミングとのずれが最小となるように設定されている。
請求項（抜粋）：
直列接続された複数のラッチ回路からなり、クロック信号の立ち上がりおよび立ち下がりに同期してパルス信号を順次転送するシフトレジスタ回路と、上記シフトレジスタ回路から出力されるパルス信号に同期してデータ信号をデータ信号線に順次出力する出力回路とを備え、上記シフトレジスタ回路は、複数のブロックに分割され、上記各ブロックに含まれるラッチ回路の段数は、各ブロックから出力されるパルス信号と、このパルス信号に同期して出力されるデータ信号とのタイミングとのずれが最小となるように設定されていることを特徴とするデータ信号線駆動回路。
IPC (4件)：
G09G 3/36
, G02F 1/133 550
, G09G 3/20
, H04N 5/66 102
G09G 3/36
, G02F 1/133 550
, G09G 3/20 J
, H04N 5/66 102 B
