特許

J-GLOBAL ID：200903048297897770

半導体装置及びその製造方法

発明者： ト部 隆
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 曾我 道照 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-318540
公開番号（公開出願番号）：特開平7-176729
出願日： 1993年12月17日
公開日（公表日）： 1995年07月14日
要約：

【要約】【目的】 同一チップ内で2種類以上のLDDスペーサー幅9A、9Bを持ったMOSトランジスタを形成することを目的とする。【構成】 膜厚が3500ÅのLDDスペーサー酸化膜2のデポ後にレジストパターニングし、LDDスペーサー酸化膜2の膜厚が1000Åになるまで等方性エッチングを実施後、異方性エッチングし、LDDスペーサー幅9Aが0.1μの幅の狭いMOSトランジスタ11を構成した。【効果】 同一チップ内でLDDスペーサー幅を調整することにより、ソースドレイン抵抗が調整でき、チップの高性能化および、ESD耐量向上が可能となる。

請求項（抜粋）：

第1の等しいLDDスペーサー幅を有する第1のトランジスタ、及び前記第1のLDDスペーサー幅よりも狭い第2の等しいLDDスペーサー幅を有する第2のトランジスタを備えたことを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 ,  H01L 21/336