特許
J-GLOBAL ID：200903048298188900
マイクロコンピュータ
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-339275
公開番号（公開出願番号）：特開2002-149431
出願日： 2000年11月07日
公開日（公表日）： 2002年05月24日
要約：
【要約】【課題】高速処理のユーザプログラムに対してもパッチ修正可能とし、ユーザによるユーザプログラム開発における有用性を向上する。【解決手段】シリアルI/Oコントローラ5を介して外部からRAM3へパッチ情報をロードして0番地へ分岐するパッチロードプログラムを格納するパッチロードROM6と、リセット状態からCPU1の命令実行により0番地へ分岐するまで、ROM1を非選択としパッチロードROM7を選択する起動選択信号をパッチロードROM6およびROM1に出力する起動選択回路7と、データアクセスサイクル時を示すデータアクセスサイクル信号と起動選択信号の反転信号とに対応してアドレス信号をそれぞれビット反転しシステムバスに出力しアドレスビット反転回路8とを備える。
請求項（抜粋）：
ユーザプログラムが格納されるROMと、前記ユーザプログラムのパッチプログラムを含むパッチ情報およびデータが格納されるRAMと、外部とシリアル転送を行うシリアルI/Oコントローラと、これら各ブロックをシステムバスで接続して制御し前記ユーザプログラムおよび前記パッチプログラムを実行するCPUとを備えるマイクロコンピュータにおいて、リセット状態から前記CPUの命令実行により0番地へ分岐するまでの起動処理を選択する起動選択信号を生成する起動選択回路と、前記シリアルI/Oコントローラを介して外部から前記RAMへ前記パッチ情報をロードして0番地へ分岐するパッチロードプログラムを格納し前記起動選択信号により選択されるパッチロードROMとを備えることを特徴とするマイクロコンピュータ。
IPC (3件)：
G06F 11/00
, G06F 11/28 330
, G06F 15/78 510
G06F 11/28 330 C
, G06F 15/78 510 K
, G06F 9/06 630 K
5B042GA13
, 5B042HH40
, 5B062AA08
, 5B062CC01
, 5B062DD05
, 5B062EE05
, 5B062EE09
, 5B062HH08
, 5B062JJ08
, 5B076EA01
, 5B076EA06
, 5B076EA09
