特許

J-GLOBAL ID：200903048324843122

半導体集積回路

発明者： 毛塚 千晶 ,  麻殖生 健二
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平5-290085
公開番号（公開出願番号）：特開平7-122714
出願日： 1993年10月26日
公開日（公表日）： 1995年05月12日
要約：

【要約】【目的】 ASICなどの手法が適用されるD/A変換回路において、採用すべきチャネル数に拘らず、当該D/A変換回路に利用不可能なデッドスペースが発生しないようにする。【構成】 矩形領域内に、D/A変換回路6を構成するDACコアとレジスタを含む相互に同一の回路ブロック(BLK0〜BLKn)と、複数の回路ブロックの制御機能をもつバスインタフェース及び制御回路(I/F・CONT)とが形成される。バスインタフェース及び制御回路のX方向の寸法は、回路ブロックの同方向の寸法と回路ブロックへの配線エリアの同方向の寸法との和より小とされ、バスインタフェース及び制御回路並びにすべての回路ブロックは、Y方向に並列に配置される。

請求項（抜粋）：

複数個の回路モジュールが内部バスに共通接続されて成る半導体集積回路であって、上記回路モジュールのうちの単数または複数個は、相互に同一の機能及び寸法を有する単数または複数個の回路ブロックと、上記内部バスから与えられる情報に基づいて各々の回路ブロックの動作を制御すると共に、各回路ブロックとの間での情報伝達を制御するバスインタフェース及び制御回路と、を矩形領域に備え、上記バスインタフェース及び制御回路における上記矩形領域のX方向に沿った寸法は、上記回路ブロックの同方向に沿った寸法と、上記回路ブロックへの配線エリアの同方向に沿った寸法との和以下の寸法を有し、且つ、各回路ブロックとバスインタフェース及び制御回路とは、矩形領域のY方向に沿って並列配置されて成るものであることを特徴とする半導体集積回路。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/82

FI (2件)：

H01L 27/04 A ,  H01L 21/82 D