特許
J-GLOBAL ID:200903048328153090

短絡保護構成を実施するインバータ・ブリッジ制御装置

発明者:
出願人/特許権者:
代理人 (1件): 平田 忠雄
公報種別:公表公報
出願番号(国際出願番号):特願2007-518232
公開番号(公開出願番号):特表2008-504000
出願日: 2005年06月22日
公開日(公表日): 2008年02月07日
要約:
各スイッチの非飽和、または飽和している各スイッチにオフを指令する前に飽和した各スイッチが損傷する前の時間量に基づく遅延期間の満期を待機すると共に、障害電流を伝導している各スイッチを非飽和にすべく3相出力間に完全短絡を人為的に生成する、誘導性負荷を駆動するのに使用する、3相多レベルのインバータ・ブリッジにおける短絡回復用の障害処理システム。障害の際にインバータ・ブリッジのオフへの切替えを遅延することによって、非飽和が生じるのを待機し、スイッチが残存し得る統計的確度を向上させる。
請求項(抜粋):
おのおのが誘導性負荷を駆動する3相出力のうちの1相をもたらす3個の分岐を有すると共に、“L”(L ≧ 2)個のバス電圧レベルを有する3相インバータ・ブリッジを制御する方法において、 前記L個のレベルのうちの1個が最も負のバス電圧であり、前記L個のレベルのうちの1個が最も正のバス電圧であり、各前記分岐は2個の半分岐を備え、第1の半分岐は前記 最も正のバス電圧と各自の位相出力との間に接続した各トランジスタ・スイッチを備え、かつ、第2の半分岐は前記最も負のバス電圧と前記各自の位相出力との間に接続した各トランジスタ・スイッチを備え、 半分岐内において、外側が前記最も正のまたは最も負のバス電圧に向いているものとして定義され、かつ、内側が前記位相出力に向いているものとして定義され、 各分岐に対して前記方法が、
IPC (2件):
H02M 7/483 ,  H02M 7/48
FI (2件):
H02M7/483 ,  H02M7/48 M
Fターム (12件):
5H007AA17 ,  5H007BB06 ,  5H007CA01 ,  5H007CB05 ,  5H007CC01 ,  5H007CC23 ,  5H007DA05 ,  5H007DB01 ,  5H007DC02 ,  5H007FA03 ,  5H007FA13 ,  5H007FA19
引用特許:
出願人引用 (2件)
  • 国際公開番号第02/37654 A2号
  • 国際公開番号第2004/015851 A2号

前のページに戻る