半導体装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-250025
公開番号（公開出願番号）：特開平5-259451
出願日： 1992年09月18日
公開日（公表日）： 1993年10月08日
要約：

【要約】【目的】半導体基板と分離酸化膜の段差を緩和できる半導体装置およびその製造方法を提供する。【構成】分離酸化膜3は半導体基板4の主表面に形成され、かつ半導体基板4の主表面に対して段差を有している。MOSトランジスタはソース・ドレイン拡散領域7、ゲート酸化膜5、多結晶シリコン膜1および高融点金属またはそのシリサイド層2から構成されている。このMOSトランジスタは素子形成領域に形成されている。この素子形成領域は分離酸化膜3によって取囲まれている。また、MOSトランジスタのゲート電極配線層は素子形成領域から酸化膜3の上に延びるように形成されている。分離酸化膜3上でのゲート電極配線層の膜厚は素子形成領域上のゲート電極配線層の膜厚よりも小さい。

請求項（抜粋）：

主表面を有する半導体基板と、前記半導体基板の主表面に形成され、かつ前記半導体基板の主表面に対して段差を有する分離酸化膜と、前記分離酸化膜によって取囲まれる素子形成領域に形成された電界効果トランジスタとを備え、前記電界効果トランジスタは、前記素子形成領域から前記分離酸化膜の上に延びるように形成されたゲート配線層を含んでおり、前記分離酸化膜上での前記ゲート配線層の膜厚は、前記素子形成領域上の前記ゲート配線層の膜厚よりも小さい、半導体装置。

IPC (2件)：

H01L 29/784 , H01L 21/3205

FI (4件)：

H01L 29/78 301 R , H01L 21/88 K , H01L 21/88 R , H01L 29/78 301 X

前のページに戻る