特許

J-GLOBAL ID：200903048401010171

絶縁ゲート型半導体装置およびその製造方法

発明者： 坂本 光造 ,  中沢 芳人 ,  矢ノ倉 栄二
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 鵜沼 辰之
公報種別：公開公報
出願番号（国際出願番号）：特願平10-261713
公開番号（公開出願番号）：特開2000-091344
出願日： 1998年09月16日
公開日（公表日）： 2000年03月31日
要約：

【要約】【課題】 工程数を減らしてプロセスコストを低減すること。【解決手段】 半導体基板1上の半導体層3a、3bの主面に複数の溝5を形成し、複数の溝5内に、ゲート電極に接続されるゲート層7a、7bをゲート絶縁膜6aを介して形成し、各ゲート層7a、7bの間に、ボディ拡散層8を形成し、その後、ソース電極15bに接続されるソース拡散層13aとソース電極15dに接続されるソース拡散層13bを同一工程で形成する。

請求項（抜粋）：

トレンチ型絶縁ゲート半導体素子と、このトレンチ型絶縁ゲート半導体素子の動作に関連する横型絶縁ゲート半導体素子を備え、前記トレンチ型絶縁ゲート半導体素子は、半導体基板上の半導体層の主面に複数の溝が形成され、前記複数の溝内に、第1の電極に接続されるゲート層がゲート絶縁膜を介して形成され、前記半導体層の主面とは反対の面に第2の電極が形成され、前記各ゲート層の間には、第3の電極に接続される拡散層が形成され、前記横型絶縁ゲート半導体素子は、前記半導体基板上の半導体層の主面に、ゲート電極に接続される主ゲート層がゲート絶縁膜を介して形成され、前記半導体基板上の半導体層内のうち前記主ゲート層を臨む領域を間にして、ドレイン電極に接続されるドレイン拡散層とソース電極に接続されるソース拡散層が形成され、前記第3の電極に接続される拡散層の深さは、前記横型絶縁ゲート半導体素子のソース拡散層の深さに対して同じまたは浅く形成されてなる絶縁ゲート型半導体装置。

IPC (4件)：

H01L 21/336 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 29/78

FI (5件)：

H01L 29/78 658 A ,  H01L 27/08 102 A ,  H01L 29/78 653 A ,  H01L 29/78 656 B ,  H01L 29/78 657 C

Fターム (20件)：

5F048AA01 ,  5F048AA09 ,  5F048AC07 ,  5F048AC10 ,  5F048BA01 ,  5F048BB03 ,  5F048BB05 ,  5F048BB16 ,  5F048BB20 ,  5F048BC06 ,  5F048BC12 ,  5F048BC19 ,  5F048BD07 ,  5F048BD10 ,  5F048BE04 ,  5F048BG12 ,  5F048CC01 ,  5F048CC05 ,  5F048CC06 ,  5F048CC08

引用特許：

出願人引用 (4件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平7-281355   出願人：日本電気株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平5-123891   出願人：株式会社東芝
• 半導体装置とそれを用いた3相インバータ
  公報種別：公開公報   出願番号：特願平7-236532   出願人：株式会社日立製作所
• 半導体装置
  公報種別：公開公報   出願番号：特願平7-323073   出願人：株式会社東芝