特許

J-GLOBAL ID：200903048444775864

半導体装置およびその製造方法

発明者： 藤田 淳 ,  徳永 隆志 ,  平田 善明 ,  紺野 伸顕 ,  仲村 恵右
出願人/特許権者： 三菱電機株式会社
代理人 (7件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行 ,  荒川 伸夫
公報種別：公開公報
出願番号（国際出願番号）：特願2007-179516
公開番号（公開出願番号）：特開2009-016717
出願日： 2007年07月09日
公開日（公表日）： 2009年01月22日
要約：

【課題】小型化を図り、かつ製造プロセスの簡易化を図ることが可能な半導体装置およびその製造方法を提供する。【解決手段】半導体集積回路101は、第1主表面S1と、第1主表面S1に対向する第2主表面S2とを有する導電性の基板と、第1主表面S1上に形成された絶縁膜5と、基板上に絶縁膜5を介して形成された構造体7と、絶縁膜5が選択的に除去された領域に形成され、構造体7と電気的に接続された第1の配線部6とを備え、基板は、第1の配線部6と電気的に接続され、第1主表面S1から第2主表面S2に達する第2の配線部1Bと、第2の配線部1Bを囲むように第1主表面S1から第2主表面S2に達する外周部1Aと、第2の配線部1Bと外周部1Aとの間に位置し、第2の配線部1Bと外周部1Aとを電気的に分離するように第1主表面S1から第2主表面S2に達する分離溝2とを有する。【選択図】図2

請求項（抜粋）：

第1主表面と、前記第1主表面に対向する第2主表面とを有する導電性の第1の基板と、 前記第1主表面上に形成された絶縁膜と、 前記第1の基板上に前記絶縁膜を介して形成された構造体と、 前記絶縁膜が選択的に除去された領域に形成され、前記構造体と電気的に接続された第1の配線部とを備え、 前記第1の基板は、 前記第1の配線部と電気的に接続され、前記第1主表面から前記第2主表面に達する第2の配線部と、 前記第2の配線部を囲むように前記第1主表面から前記第2主表面に達する外周部と、 前記第2の配線部と前記外周部との間に位置し、前記第2の配線部と前記外周部とを電気的に分離するように前記第1主表面から前記第2主表面に達する分離溝とを有する半導体装置。

IPC (4件)：

H01L 23/14 ,  H01L 29/84 ,  G01P 15/08 ,  G01P 15/125

FI (4件)：

H01L23/14 S ,  H01L29/84 Z ,  G01P15/08 P ,  G01P15/125 Z

Fターム (30件)：

3C081AA11 ,  3C081AA19 ,  3C081BA07 ,  3C081BA30 ,  3C081BA32 ,  3C081BA44 ,  3C081BA48 ,  3C081BA74 ,  3C081CA03 ,  3C081CA14 ,  3C081CA15 ,  3C081CA20 ,  3C081CA33 ,  3C081EA02 ,  4M112AA02 ,  4M112BA07 ,  4M112CA21 ,  4M112CA24 ,  4M112CA31 ,  4M112CA33 ,  4M112DA03 ,  4M112DA04 ,  4M112DA18 ,  4M112EA03 ,  4M112EA04 ,  4M112EA07 ,  4M112EA11 ,  4M112EA18 ,  4M112FA20 ,  4M112GA01

引用特許：

出願人引用 (3件)

• 三次元配線及び静電容量型圧力センサの製造方法
  公報種別：公開公報   出願番号：特願2003-037369   出願人：アネルバ株式会社
• 特許第3173256号公報
  
• マイクロセンサモジュールの実装構造および実装方法
  公報種別：公開公報   出願番号：特願平11-365565   出願人：松下電工株式会社